PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-154242

(43)Date of publication of application: 16.06.1989

(51)Int.Cl.

G06F 11/18 G06F 15/16

(21)Application number: 63-222174

(71)Applicant : DIGITAL EQUIP CORP <DEC>

(22)Date of filing:

05.09.1988

(72)Inventor: BRUCKERT WILLIAM F

BISSETT THOMAS D

(30)Priority

Priority number: 87 93572


Priority date: 04.09.1987

Priority country: US

(54) COMPUTER SYSTEM WITHSTANDING DEFECT WITH DUAL ZONES

(57)Abstract:

PURPOSE: To configure the computer system withstanding defect with dual zones operated usually simultaneously by providing 1st and 2nd clock means connecting respectively to 1st and 2nd data processors. CONSTITUTION: Since the system withstanding defect 10 has duplicate components, no single defect is caused. Processing systems 20, 20' are defect stop processing systems and when each of the systems detects a defect or an error in its sub system, the propagation of the defect or error to other sub systems without being controlled. The two defect stop processing systems 20, 20' are interconnected by some components in operation in a specified state act like a fail safe system and even when either of the defect stop processing systems 20, 20' is failed, the processing is continued as the entire computer system.



⑩ 日本国特許庁(JP)

⑫ 公 開 特 許 公 報 (A) 平1-154242

@Int Cl.4

識別記号

庁内整理番号

四公開 平成1年(1989)6月16日

11/18 G 06 F 15/16 310470

E-7368-5B J-6745-5B

審查請求 未請求 請求項の数 11 (全55頁)

図発明の名称

二重ゾーンの耐欠陥コンピュータシステム

願 昭63-222174 創特

願 昭63(1988)9月5日 **愛出**:

優先権主張

@1987年9月4日@米国(US)@093572

四発 明 者

ウイリアム エフ ブ

アメリカ合衆国 マサチユーセツツ州 01532 ノースボ ロ マツシユピー サークル 13

ルツカート

アメリカ合衆国 ニユーハンプシャー州 03038 デリー

⑫発 眀 者

勿出

願人

トーマス ディー ピ セツト

オルセン ロード 21 アメリカ合衆国 マサチユーセツツ州 01754 メイナー

ディジタル イクイプ メント コーポレーシ

ド メイン ストリート 146番

ョン

②代 理 人

外7名 弁理士 中村 稔

明報書

1. 発明の名称

二重ソーンの耐欠陥コンピュータシステム

2. 特許請求の範囲

(1) 第1の処理システムを具備し、このシス テムは、一遍のデータ処理命令を実行するための 佐1データプロセッサと、上記第1の処理システ ムからデータを出力するための第1データ出力タ ーミナルとを僻えており、

更に、上記第1の処理システムと突質的に同 じで且つ上記第1の処理システムとは独立して動 作する第2の処理システムを具備し、この第2の 処理システムは、上記第1データプロセッサと同 じシーケンスで上記一道のデータ処理命令を実行 するための第2データプロセッサと、上記第2の 処理システムからデータを出力するための第2の データ出力ターミナルとを偉えており、

更に、上記第1及び第2のデータプロセッサ に接続され、上記第1及び第2の処理システムに よる上記一連のデータ処理命令の実行を飼期状態 に植物するための問期手段を具備し、

更に、上記第1及び第2のデータ出力ターミ ナルに接続されて、上記第1の処理システムから 出力されたデータを上記第2の処理システムから 出力されたデータと比較するための欠陥検出手段 を具備し、この欠陥検出手段は、上記第1の処理 システムから上記第1の出力ターミナルに出力さ れた上記データが上記処理システムから上記第2 の出力ターミナルに出力されたデータと異なると きにエラーの存在を戴別する手段を備えているこ とを特徴とする耐欠陥コンピュータシステム。

(2) 上記闻期手段は、

上記第1のデータプロセッサに接続されて、 上記第1のデータプロセッサのためのタイミング 信号を発生する第1クロック手段と、

上記データプロセッサに換続されて、上記第 2のデータプロセッサのためのタイミング信号を 発生する第2のクロック手段とを備えた結状項1 に記載の耐欠陥コンピュータンステム。

(3) 上記第1のクロック手段は、

上記第1のデータ処理システムのための上記 第1のタイミング信号を発生する第1発級器手段 と、

上記第1発級器手段に接続されて、上記第1及び第2のタイミング信号を同期させる位相ロック手段とを備えており、そして上記第2のクロック手段は、

上記第2のデータ処理システムのための上記第2のタイミング信号を発生する第2発扱器手段と、

上記第2発振器手段に接続されて、上記第2 及び第1のタイミング倡号を周期させる第2の位 和ロック手段とを備えた諸求項2に記載の耐欠陥 コンピュータシステム。

(4) 更に、上記第1及び第2のデータ出力ターミナルに接続され、上記第1及び第2の処理システムからの上記データ出力を受け取る第1出力モジュールを具備し、この第1出力モジュールは、上記第1及び第2の処理システムからのデータ出力を上記第1の出力モジュールにおいて更に伝達

- (5)上記第1及び第2のデータ比較手段は、各々、上記第1及び第2の処理システムからの上記データ出力が異なるときに上記第1及び第2の処理システムにエラー借号を送信するエラー借号発生手段を備えている請求項4に記載の耐欠陥コンピュータシステム。
- (6)上記第1と第2の処理システム間に両方 向性のデータ経路を形成するクロスリンク通信手 校を更に備えた請求項1に記載の耐欠陥コンピュ ータシステム。
- (7)上記通信手段は、第1及び第2のクロスリンク要素を一緒に備えており、第1のクロスリンク要素は、

上記第1の処理システムから上記第1のデー タ出力ターミナル及び上記第2の処理システムへ データ出力を転送する第1出カルート手段と、

する前にそれらが等しいかどうかチェックするための第1データ比較手段と、この第1データ比較手段に接続されて、上記第1及び第2の処理システムからのデータ出力を合流させて上記第1出力モジュールのための第1出力流に形成する第1データ合派手段とを備えており、そして

上記第1及び第2のデータ出力ターミナルに 接続され、上記第1及び第2の処理システムから の上記データ出力を受け取る第2出力モジュール を具備し、この第2出力モジュールは、上記第1 及び第2の処理システムからのデータ出力を上記 第2の出力モジュールにおいて更に伝達する前に それらが毎しいかどうかチェックするための第2 データ比較手段と、上記第1及び第2の処理システムからのデータ出力を合流させて上記第2出力 モジュールのための第2出力流に形成する第2データ合流手段とを備え、そして更に、上記欠陥役 出手段の上記識別手段は、上記第1及び第2のデータ比較手段を含む請求項1に記載の耐欠陥コンピュータシステム。

上記第2のデータ処理システムから上記第1 の処理システムへデータ出力を転送する第2出力 ルート手段と、

上記第1の処理システムから上記第2の出力 モジュールへデータ出力を転送する第2入力ルー ト手段とを含んでいる請求項6に記載の耐欠陥コ ンピュータシステム。

(8) 上記第1及び第2のデータプロセッサは 第1及び第2のメモリを健え、そして各々

上記第1出力手段は、上記第1メモリユニットから上記第1データ出力ターミナル及び上記第 2の処理システムへデータを転送するための手段 を備えており、そして

上記簿2出力手段は、上記第2メモリュニットから上記第2データ出力ターミナル及び上記第1の処理システムへデータを伝送するための手段を備えている欝求項7に記載の耐欠陥コンピュータシステム。

(9) 上記第1及び第2のデータプロセッサは 第1及び第2対の中央処理ユニットを各々含み、 上記第1データプロセッサにおける上記第1対の 中央処理ユニットは上記第1メモリユニットに接 校されそして上記第2データプロセッサにおける 第2対の中央処理ユニットは上記第2メモリユニットに接続される請求項8に記載の耐欠陥コンピュータシステム。

(10) 上記識別手段によるエラー識別に応答 して、そのエラーを生じた耐欠陥コンピュータシステムの部分を探察するためのエラー分離手段を 更に備えた胡求項1に記載の耐欠陥コンピュータ システム。

(11)上記エラー分離手段に接続されて、エラーを生じた上記コンピュータシステムの要素を動作から取り去る回復手段を更に備えた請求項1 0に記載の耐欠陥コンピュータシステム。

タスクを実行する。更に別の解決策は、各々それ 自身のメモリを有する2つ以上のマイクロプロセ ッサを使用してこれらが同じタスクを一緒に行う ようにすることである。更に別の解決策は、共通 のメモリを共有する2つ以上のマルチプロセッサ を用いて同じタスクを一緒に行うことである。

上記の4つの解決策を組み合わせて使用する
耐欠陥コンピュータシステムも考えられる。1つ
の公知の耐欠陥コンピュータシステムにおいてちの
公知の中央処理ユニットが使用され、そのうクス形
のの中央処理ユニットが使用され、そのクス形
のがいてデューブレックス形
のででは動する。そのではいかからのとかが使用される。これらがはいいによってといいたがはいいによってもないによって出力が与えられる。

発明が解決しようとする課題 公知の耐欠陥コンピュータシステムは、稚々

3. 発明の詳細な説明 産業上の利用分野

本発明は、耐欠陥マルチプロセッサコンピュ ータシステムを形成する方法及びシステムに係る。 従来の技術

データ処理が中断されないことが重要であるようなコンピュータシステムの用途は多数ある。このような用途としては、例えば、ファイナンスの楽界、原子力プラントのような厳密な工業設備、そして一般には、コンピュータシステムの欠陥によって重大な破壊を招く場合が挙げられる。

耐欠陥コンピュータシステムは、或る欠陥が 生じてもデータ処理を継続できるように複数のシ ステム又はシステム部品を仰えた色々な程度の冗 長度で形成されている。耐欠陥コンピュータシス テムを得るために多数の解決策が利用されている。 1つの解決策においては、各々がそれ自身のメモ リを有した多数のマルチプロセッサが別々のタス クを実行する。別の解決策においては、多数のマ ルチプロセッサが共通のメモリを共有し、別々の

の程度の耐欠陥特性を与えるが、その本来の目的 を演たさず、然も、本発明によってもたらされる ような効果も与えない。

そこで、本発明の目的は、通常同時に動作する二重のコンピュータシステムを有した耐欠陥コンピュータカ法及びシステムを提供することである。この二重構成は、単一欠陥点が生じないように確保し、一方のシステムのエラー又は欠陥によって金コンピュータシステムが作動不能にならないようにする。更に、このような欠陥は、全で動不能にする。ととによって修正できる。

本発明の更に別の目的及び効果は、以下の設明にその一部分が記載されていると共に、以下の説明からその一部分が明らかであろうし、又、本発明を実施することによって学び取ることができよう。本発明の目的及び効果は、特許語求の範囲に特に相撲する方法、装置及びその組み合わせによって実際されそして速度されるであろう。

課題を解決するための手段

これら及び他の目的を選成するために、以下 で述べるように実施される本発明によれば、第1 の処理システムを具備し、このシステムは、一連 のデータ処理命令を実行するための第1データブ ロセッサと、上記第1の処理システムからデータ を出力するための第1データ出力ターミナルとを 仰えており、更に、上記第1の処理システムと実 質的に同じで且つ上記第1の処理システムとは独 立して動作する第2の処理システムを具備し、こ の第2の処理システムは、上記第1データプロセ ッサと同じシーケンスで上記一遊のデータ処理命 今を実行するための第2データプロセッサと、上 記算2の処理システムからデータを出力するため の第2のデータ出力ターミナルとを確えており、 更に、上記第1及び第2のデータプロセッサに接 続され、上記第1及び第2の処理システムによる 上記一連のデータ処理命令の実行を同期状態に推 持するための何期手段を具備し、更に、上記第1 及び第2のデータ出力ターミナルに接続されて、 上記第1の処理システムから出力されたデータを

位相ロック手段とを備えており、そして上記第2のクロック手段は、上記第2のデータ処理システムのための上記第2のタイミング信号を発生する第2発級の手段と、上記第2発級の多イミング信号を周期させる第2の位相ロック手段とを備えている。

上記第2の処理シスチムから出力されたデータと 比較するための欠陥検出手段を具備し、この欠陥 検出手段は、上記第1の処理システムから上記第 1の出力ターミナルに出力された上記データが上 記第2処理システムから上記第2の出力ターミナルに出力されたデータと異なるときにエラーの 在を観別する手度を備えていることを特徴とする 耐欠陥コンピュータシステムが提供される。

本発明の1つの特徴において、上記何期手段は、上記第1のデータプロセッサに接続されて、上記第1のデータプロセッサのためのタイミング借号を発生する第1クロック手段と、上記データプロセッサに接続されて、上記第2のデータプロセッサのためのタイミング借号を発生する第2のクロック手段とを鍛えている。

本発明の別の特徴において、上記第1のクロック手段は、上記第1のデータ処理システムのための上記第1のタイミング信号を発生する第1発 扱器手段と、この第1発振器手段に接続されて、 上記第1及び第2のタイミング信号を開期させる

テムからの上記データ出力を受け取る第2出力モジュールを具備し、この第2出力モジュールは、上記第1及び第2の処理システムからのデータ出力を上記第2の出力モジュールにおいて更に伝達する前にそれらが等しいかどうかチェックするための第2データ比較手限と、上記第1及び第2の処理システムからのアータ出力を合流でして更に、上記欠陥検出手段の上記識別手段は、上記第1及び第2のデータ比較手段を含む。

本発明の質に別の特徴において、上記第1及 び第2のデータ比較手段は、各々、上記第1及び 第2の処理システムからの上記データ出力が異な るとき上記第1及び第2の処理システムにエラー 借号を送信するエラー信号発生手段を備えている。

本発明の他の特徴において、上記第1と第2の処理システム間に両方向性のデータ経路を形成するクロスリンク通信手段を更に備え、このクロスリンク通信手段は、一緒に接続された第1及び

第2のクロスリンク要素を構えており、第1のクロスリンク要素を構えて知知システムから 上記第1の処理システムが第1出出力を転送する第1出出力を転送するののので、上記第2の処理システムが第1の出った手段とを含み、更に、上記第2クムが 1のルート手段とを記算2の出力を転送するのように、上記第1の処理システムを記算2の出力を対するがら上記第2の出力を含んでいる。 なばする第2入カルート手段とを含んでいる。

本発明の別の特徴によれば、上記第1及び第2のデータプロセッサは第1及び第2のメモリを 備え、そして各々、上記第1出力手段は、上記第 1メモリユニットから上記第1データ出力ターミ ナル及び上記第2の処理システムへデータを転送 するための手段を備えておりそして上記第2出力 手段は、上記第2メモリユニットから上記第2デ ータ出力ターミナル及び上記第1の処理システム

突施例

以下、添付図面を参照し、本発明の好ましい実施例を詳細に説明する。

A.システムの説明

第2回は、耐欠陥コンピュータシステム10

ヘデータを転送するための手段を聞えている。

本税明の更に別の特徴によれば、上記第1及 び第2のデータプロセッサは第1及び第2対の中 央処理ユニットを各々含み、上記第1データプロ セッサにおける上記第1対の中央処理ユニットは 上記第1メモリユニットに接続されそして上記第 2データプロセッサにおける第2対の中央処理ユニットは上記第2メモリユニットに接続される。

本発明の別の特徴において、耐欠陥コンピュータンステムは、上記職別手段によるエラー識別に応答して、そのエラーを生じた耐欠陥コンピュータンステムの部分を探照するためのエラー分離手段を備えている。

本発明の別の特徴において、耐欠陥コンピュータシステムは、上記エラー分産手段に接続されて、エラーを生じた上記コンピュータシステムの要素を動作から取り去る回復手段を違えている。

本明細巻に含まれてその一部分を構成する総付図面は、本発明の一実施例を示すもので、これを参照しながら本発明の原理を説明する。

の物理的なハードウェアを示していると共にシステムの二世性を示している。各ゾーン11及び11,は、各々、別々のキャビネット12及び12,に収容される。キャビネット12は、パッテリ13と、位力レギュレータ14と、冷却ファン16と、交流入力17とを備えている。キャビネット12,は、キャビネット12の要素12-14、18及び17に対応する別々の要素を備えている。

バックプレーンからモジュールを取り外したり整 し込んだりすることができる。

二重の処理システム20及び20′は同一のものであって、同一のモジュールを含んでいる。 従って、処理システム20についてのみ完全に設明すれば、処理システム20′が同等に動作する ことが理解されよう。

処型システム20は、第3図及び第4回に辞 細に示されたCPUモジュール30を備えている。 このCPUモジュール30は、以下で辞細に説明 するクロスリンク道路25によって処理システム 20′のCPUモジュール30′に相互接続され る。クロスリンク道路25は、処理システム20 と20′との間のデータ送信経路を形成し、処理 システム20及び20′が同期して動作するよう 確保するタイミング信号を搬送する。

又、処理システム20は、第3図及び第17 図に詳細に示された I / O モジュール100、1 10及び120を備えている。これら I / O モジュール100、110及び120の各々は、二重

一般に、2つの欠陥停止処理システム20及び20,はロックステップ阿期状態で動作する。3つの重要な例外がある。その第1は、以下で詳細に述ってトストラップ技術によって両方のプロセッサを同期状態にもっていくときの初期化である。第2の例外は、処理システム20及び20,に幾つかのエラーが生じるときである。この第3の例外においては、処理システム又はモジュールの1つが動作不能にされ、周期動作が終了となる。

二 近処理システム 2 0 及び 2 0 7 の 同期は、同じ入力を受けて同じ既知の状態でスタートするときに常に同じマシン状態に入ってエラーが生じない限り同じ結果を与える決定的なマシンとして各システムを処理することによって実行される。処理システム 2 0 及び 2 0 7 は、同一の構成にされ、同じ入力を受け、それ故、同じ状態を通る。従って、同方のプロセッサが周期して動作する限

レールモジュール相互接続部130及び132に よってCPUモジュール30に接続されている。 モジュール相互接続部130及び132は、処理 システム20のためのバックプレーンとして働く。

B. 耐欠陥システムの原理

耐欠陥コンピュータシステム10は、各要素が二度になっているので、単一欠陥点をもつことがない。処理システム20及び20'の各々は、 欠陥停止処理システムであり、即ち、これらシステムはサブシステム内の欠陥又はエラーを検出するとそれらが制御されない状態で他のサブシステムへ伝播するのを防止することができる。

2つの欠陥停止処理システム20及び20, は、規定の状態で動作する幾つかの要素によって 相互接続されて、フェイルセーフシステムを形成 する。耐欠陥コンピュータシステムにおいては、欠 陥されるフェイルセーフシステムにおいては、欠 陥停止処理システム20及び20,の一方に欠陥 が生じた場合でもコンピュータシステム全体が処 理を続けることができる。

りこれらプロセッサが同じ結果を与えそして同じ 状態に入らなければならない。処理システムが同 じ状態にないか又は異なった結果を与える場合に は、処理システム20及び20′の一方に欠陥が 生じたと仮定される。修正処置をとるためには欠 陥跡を分離し、例えば、欠陥モジュールを動作不 能にしなければならない。

エラー検出には、一般に、付加的な処理時間 又は論理の形態のオーバーへッドが含まれる。こ のようなオーバーへッドを扱小にするためには、 耐欠陥断作に適合するようにできるだけのクラース らないようにシステムがエラーをチェック いばならない。CPUでジュール30メチェくはない からデータが出力さればならない。このが出たでない。 は非常に関かでなければなら処理エラーにない がよったが出力ないの処理エラーにない がよったがならないが生じ、このような状態を ないるように耐欠陥システムが設計されている。

付加的なエラーチェックを行う理由は幾つか

エラーが検出される前に記憶される時間の長さを表わす「エラー待ち時間」も後で問題を生じさせる。例えば、めったに使用しないルーチンは、コンピュータシステムが手前のエラーによって波少した容量で既に動作しているときには待ち時間エラーをカバーしない。コンピュータシステムの容量が減少したときには、待ち時間エラーによってシステムがクラッシュする。

更に、二重レールシステムである処理システ

○は、当衆者に知られている標準的な中央処理ユニットである。ここに述べる好ましい実施例では、 CPU40及び50は、本発明の翻受人であるデ ジタルエクイップメント社によって製造されたV AX (登録商標) プロセッサである。

CPU40及び50には、これらCPUに対して充分なメモリサイズの標準的なキャッシュRAMであるキャッシュメモリ42及び52が各々組み合わされる。好ましい突筋例においては、キャッシュRAMが4K×64ビットである。然し、本発明は、キャッシュRAMをもつ必要はない。

CPU40とキャッシュ42との間のインターフェイスとして働くのは、システムサポート・キャッシュ52との間のインターフェイスとして強み44であり、CPU50にかった。要素44と54は同一であり、そのは対応するキャッシュとCPUとの間のは、システムサポート・キャッシュ間のであり、そのもななななっていまっている。要素44と54は同一であり、そのもなななっている。要素44と54は同一であり、そのは対応する。要素44と54は同一であり、その関係なるでは対応する。要素44と54は同一であり、その関係などである。要素4と54は同一であり、その関係などではないます。

ム20及び20°においては、メモリのような共有リソースのごとき単一レールンステムにデータを転送する前にエラーをチェックすることが所望される。というのは、このような転送の彼には2つの独立したデータリソースがもはやなく、単一レールシステムのエラーが後で検出された場合には、エラーの追跡が不可能ではないまでも困難になるからである。

C. モジュールの説明

1. <u>CPUモジュール</u>

第1 図に示されたCPUモジュール30の要素が第3 図及び第4 図に詳細に示されている。第3 図はCPUモジュールのブロック図であり、第4 図はCPUモジュール30、 I / 〇モジュール100及びそれらの相互接続部のブロック図である。CPUモジュール30についてのみ説明する。

C P U モジュール 3 0 は、二重の C P U 4 0 及び 5 0 を含んでいる。これら C P U 4 0 及び 5

える。キャッシュバス43及び53は、CPU4 0及び50を各々システムサポート・キャッシュ 紡御モジュール52及び42に接続する。

2. メモリモジュール

CPU40及び50は、4つまでのメモリモジュール60を共有できるのが舒ましい。第5回は1つのメモリモジュール60のブロック図であり、そして第6回はモジュール60の特定のメモリ要素を示す詳細図である。

メモリモジュール80は、一次メモリ制御器
70から32ピット両方向メモリバス85を経て
データを受け取る。又、メモリモジュール60は、
メモリ制御器70及び75から各々バス80及び
82を経てアドレス/制御信号も受け取る。バス
80及び82は、行及び列のアドレス信号と、タイミング及び制御信号、例えば、RAS(行アドレスストローブ)、CAS(列アドレスストローブ)、WE(書き込みイネーブル)及びリフレッシュ信号とを含んでいる。

第5図に示すように、メモリモジュール60

はメモリアレイ600を含んでいる。このメモリアレイ600は、行及び列アドレスによってアドレスできる標準的なRAMであるのが好ましい。 好ましい実施例では、メモリアレイ600は、メモリを8パンクまで含むことができる。

かの他のシステム制御信号と、アドレスピット29とを受け取る。アドレスピット29は、アドレスピット29は、アドレス 信号がメモリスペース (即ち、メモリアレイ60) へのアクセスを識別するか又は I / O スペース (I / O 装置又はシステムレジスタの1つ) へのアクセスを識別するかを決定する。システムタイミング制御信号発生器618は、以下に述べるメモリモジュール60の他の要素の整合及びタイミングを制御する。

第5回に示された構成エラー論理回路620は、メモリモジュール60の動作中に検出されたエラーに関連した情報を記憶する。特に、比較論理回路630によってエラーが検出された場合には、構成エラー論理回路620は、その欠陥では、成び/又はデータを散別するに必要な情報を記位する。然し乍ら、比較論理回路630は、例何及びアドレス信号をチェックするだけで、メモリデータ信号はチェックしない。

メモリデータ信号はエラー検出コード(EDC)を用いてチェックされる。好ましい実施例で

信号から2組の8個の制御信号を発生する。これら8個の制御信号は、一次制御信号ドライバ616からの8個のPRAS (一次RAS) 及び8個のPCAS (一次CAS) 信号となる。ドライバ616は、これらの信号をブーストして種々のメモリバンクを駆動する。アクティブなメモリボンアクサ612は、甲を形成し、これらはドライバ616によってブルチンクスしてもつのPWE (一次WE) 信号が形成れて4つのPWE (一次WE) 信号が形成れる。リフレッシュ動作中には、全てのボードがアクティブとなる。

ミラー創物信号デマルチプレクサ614は、 ミラー信号に対して等しく動作する。ミラー信号 は別々のボードに供給されず、エラー校出に使用 されるだけであるから、ドライバを必要としない。

システムタイミング/ 制御信号発生器 6 1 8 は、4 種類の入力、即ちクロッ信号と、答き込み、読み取り及びリフレッシュタイミングのようなメモリサイクル信号と、当業者に良く知られた幾つ

は、メモリ刺御得70及び75によって必要とされるものと同じコードを使用し、これは、単一ピット修正、二重ピット検出、エラー修正コード (ECC) であるのが好ましい。

第6図に示されたように、構成エラー論項回 路620は、エラー処理論延回路625及びEE PROM 626を備えている。エラー処理論理回 路626は、エラーカウンダと、制御論理回路と、 4つの記憶レジスタ(1つは一次アドレス用、1 つは二次アドレス用、1つはECC用そして1つ はデータワード用)とを備えている。論理回路6 25は、以下で詳細に述べる比較論項回路630 の出力からエラー信号を発生する。好ましくは、 エラー状態が検出されたときに、カウンタが増加 し、論理回路625のレジスタが一次及びそのミ ラーメモリアドレスと、ECCと、それに関連し たデータワードとを記憶する。何等かの形式のN VRAM (不母発性RAM) であるEEPROM 626は、オフライン診断に対してメモリエラー データを記憶する。メモリモジュールに欠陥が生

じた後にこのモジュールが取り外されたときには、 欠陥の原因を判断するためにEEPROM626 から記憶されたデータが取り出される。

比較益理回路630は、一次メモリ制御撮7 0からのECC、制御及びアドレス信号をミラー メモリ制御器75からの信号と比較することによ リエラー検出を行い、これら信号が互いに等しく ないことを検出する。比較論理回路630は、第 6回に詳細に示されており、行及び列アドレスメ モリドライバ632、アドレス比較弱634、制 御信号比較份636、ECC信号比較器638、 データ及びECCトランシーバ840、及びEC C発生器642を備えている。

行及び列アドレスメモリドライバ832は、 11ビットの行及び列アドレス信号を受け取って 各信号の4つのコピーを発生し、メモリアレイ6 00の全てのメモリバンクに対して充分な信号強 度を与える。

各々の一次行及び列アドレス信号の4つのコピーは、ミラー行及び列アドレス信号と同様に、

にするためにアドレス比較器 6 3 4 のタイミングを制御する。比較の結果は、エラー処理及び制御設理回路 6 2 5 ヘ入力される。アドレス比較器 6 3 4 がいずれかの対応する信号が互いに異なることが分かった場合には、回路 6 2 5 がエラーを指示し、アドレス/制御エラー信号 7 6 2 をメモリ 制御器 7 0 及び 8 0 に送ることによって適当な処理をとる。

制御信号比較協ら36は、アドレス信号比較協ら36は、PRAS信号とMRAS信号を比較し、PRAS信号とMRAS信号を比較し、PWE信号とMWE信号を比較し、PWE信号を比較して一次リフレッシュ信号を比較する。信は、PFレス比較路636は、アドレス比較路634と示されたときに、エラー処理及び制御はつるのとでする。

ECC比較回路638は、比較路634及び

アドレス比較器634へ入力される。メモリモジュール60の好ましい突旋倒においては、行及び列の両方のアドレスが11ビットの長さであり、交互のサイクルにバス80及び82を経て送信される。従って、各メモリアドレスごとに、2つの比較が順次行われる。

アドレス比較器634は、別々の信号に各々対応する11個の5入力排他的オアゲート回路を用いて44個の一次行及び列アドレス信号と11個のミラー行及び列アドレス信号を同時に比較する。排他的オアゲート回路は、いずれかの入力が異なる場合にそれらの出力をイネーブルする。同様に、アドレス比較器634は、一次ボードアドレス信号とミラーボードアドレス信号とミラーバンクアドレス信号とミラーバンクアドレス信号とこの信号は、デマルチプレクサ612及び614へも入力される。

システムタイミング及び制御信号発生器 6 1 8 は、入力信号が安定したときに比較を行うよう

636とは若干異なった動作をする。 書き込み動作の場合、 B C C 比較器 638は、データ及び E C C トランシーバ 640から 7 ビットの一次 E C C データを受け取る。トランシーバ 640はメモリアレイ 600に対するデータ及び E C C 借号をパッファする。 次いで、 B C C C 比較器 638は、トランシーバ 640からの E C C 信号と、トランシーバ 640からの E C C 信号と、トランシーバ 640からの E C C 危号と、 C 信号とを比較する。

又、ECC比較器638は、ミラーメモリ制御器75から受け取ったミラーECC佰号と、一次メモリ制御器70から受け取った一次ECC信号とと比較する。いずれかのECC比較によって2つの信号が等しくないことが指示された場合には、エラー処理及び制御路825がエラーを指示し、ECCエラー信号752をメモリ制御器70及び75に送信する。比較器634及び636の場合と同様に、ECC比較器638は、入力信号が安定したときに比較が行われるようにタ

イミングどりされる。

読み取り動作の場合には、32ビットデータ
及び7ビットECCがメモリアレイ600から放
み取られる。更に、ECC発生器642は、EC
C比較器638がメモリアレイ800からの7ビットECCと比較するところの32ビットデータ
から7ビットECCと比較するところの32ビットデータ
から7ビットECCと比較するところの32ビットデータ
から7ビットECCと比較するところの32ビットデータ
から7ビットECCと発生する。又、ECC比較が行
われるようにタイミングどりされる。2つの信号
が等しくない場合には、エラー処理及び制御論理
回路625がエラーを指示し、ECCエラー信号
752をメモリ制御器70及び75へ送信する。

前記したように、エラー処理論理回路625は、読み取り動作中に生じる第1ECCエラーの一次及びミラーアドレスをセーブする。論理回路625内のカウンタのECCエラーカウントは、これが最初に発生する場合に1にセットされる。その後にECC読み取りエラーが生じると、メモリモジュール60内のECCエラーカウントが増加される。CPU40及び50は、メモリモジュ

面は説明を簡略化するために則々に示されている。

第7回に示すように、一次例御及びアドレスラインは一次メモリ例御器70を通してメモリモジュール60へ直結されている。メモリ相互接続部80の一次制御信号は、READ及びWRITEといった必要な全てのタイミング及び内部制御信号を形成するために回路(図示せず)によって処理され、デコードされる。

データライン70は、答き込み動作中に答き 込みパッファ715及び720を経てメモリ相互 接続部85へ接続される。 額み取り動作中には、 メモリモジュール60からメモリ相互接続部85 に送られるデータが読み取りパッファ725を通り、ECC発生器730及びECCチェック/修 正回路735の出力は、銃み取りパッファ740 へ入力され、その出力はデータライン710へ接 続される。

E C C 発生器 7 3 0 は、メモリモジュール 6 0 に書き込まれるようにデータライン 7 1 0 から ールに記憶されたアドレス及びカウント情報を通 常の診断テストの一部分として周期的にポーリン グする。ポーリングプロセスの一部分によりこれ らレジスタがクリアされ、ECCエラーのある次 のアドレスをトラップできるようにする。 CPU 40及び50が修正されたデータをトラップされ たアドレスに書き込むときには、メモリアレイ6 00からのこれら「ソフトエラー」が修正される。

3. メモリ制御器

的記したように、メモリモジュール60は、メモリへのデータ信号の比較は行わない。一次及びミラーメモリ制御器70及び75がこのような比較を行う。メモリ制御器70及び75は、各々、メモリモジュール60へのCPU40及び50のアクセスを制御する。一次メモリ制御器70が第7回に詳細に示されており、ミラーメモリ制御器75が第8回に詳細に示されている。これらメモリ制御器70及び75は第7回及び第8回では若干異なって示されているが、融通性を得るためにはこれらが関ーであるのが好ましい。これ

受け取ったデータに対しECCを発生する。この 発生器730からのECCは、書き込みパッファ 74日を経てメモリモジュール60へ送られる一 次ECC信号である。

エラーラッチ 7 5 0 への値の入力は、アンドゲート 7 5 5 から受け取ったECCエラー信号 7 5 8 である。アンドゲート 7 5 5 は、一次ECCエラー信号 7 5 2 (エラー処理及び制御論理回路

625からの)及びWRITE信号を入力として受け取る。ECCチェック/修正回路は読み取り 動作に対しエラーの検出及び修正を行うので、ア ンドゲート 755は、沓き込み動作中にのみ一次 ECCエラーを掲示するように確保する。

エラーラッチ750への別の入力は、エラー
処理及び制御論理国路625からの一次アドレス
/制御エラー信号762である。エラーラッチ7
50への残りの入力はミラー比較不一致信号76
8である。このミラー不一致信号768は、一次
メモリ制御器70及びミラーメモリ制御器75か
らメモリモジュール60へ送られた信号が互いに
不一致であることを比較器が検出したときにミラーメモリ関御器75から受け取られる。

エラーラッチ 7 5 0 に記憶される信号は各々データビットとして記憶される。これらのピットはオアゲート 7 6 0 ヘ入力され、該ゲートは、エラーラッチ 7 5 0 のいずれかのピットがイネーブルされた場合に一次ミラーエラー信号をイネーブルする。

書き込み動作中には、メモリ相互接線部85のデータは、一次メモリ制御器70がメモリモジュール60へ送るものと同じデータである。このデータは、労き込みパッファ721を経て比較器765へ受け取られる。書き込み動作中に、一次メモリ制御器70からのデータに等しくない場合には、比較器765がミラー比較不一致信号768をイネーブルし、この信号は、一次メモリ制御器70のエラーラッチ750及びミラーメモリ制御器75のエラーラッチ751の両方に入力される。

競み取り動作中に、メモリモジュール60からのデータは相互接続部85から読み取りパッファ726を経て受け取られ、次いで、ECCチェック/修正回路736へ入力される。メモリモジュール60から受け取ったミラーECC信号は、読み取りパッファ749を経て受け取られると共に、ECCチェック/修正回路735と四様に、ECCチェック/修正

ミラーメモリ制御器 7 5 が第 8 図に詳細に示されている。ミラーアドレス及び制御信号 8 2 は、それに対応する一次制御信号 8 0 が一次メモリ制御器 7 0 を通過したのと同様にミラーメモリ制御器 7 5 に延されてデコードされる。データラインでデータラインは、又、ECC 倍生器 7 3 1 へも入力され、鎮発生器はミラーECC信号を発生する。ミラーECC信号は、苦き込みパッファ 7 4 6 によってメモリモジュール 6 0 に送られる。

データライン711は、初郷番75が一次制 御器として働く必要がある場合に、古き込みバッ ファ722を経てメモリモジュール相互接続部8 5にも接続される。然し乍ら、一般に、1組のデ ータ信号しかメモリモジュール60に送られず、 パッファ722は通常ディスエイブルされる。

データは、旅み取り及び書き込みの両方の動作中にメモリモジュール60からメモリ相互接続部85を経てメモリ紡御器75へ受け取られる。

回路 7 3 6 は、読み取りパッファ 7 4 1 を経てデータライン 7 1 1 にデータを出力する前に全ての単一ビットエラーを修正する。 B C C チェック/修正回路 7 3 6 がエラーを修正できない場合には、修正不能読み取りエラー信号 7 3 9 をイネーブルし、この信号は一次メモリ制御路 7 0 のラッチ 7 5 0 の場合と同様にエラーラッチ 7 5 1 に記憶される。

処理システム20′は、内部的には二重レー ルシステムである。一方のレールは、CPU40 と、キャッシュメモリ42と、メモリ制御器70 と、内部パス46とを備えている。他方のレール は、CPU50と、キャッシュメモリ52と、メ モリ初御器75と、内部パス56とを備えている。 然し乍ら、メモリモジュール60は共有リソース である。従って、メモリモジュール70及び75 は、メモリモジュール60に対しては二重レール - 単一レールインターフェイスをなす。従って、 本明細書のB節で述べた本明細書の原理によれば、 このインターフェイスにおいてエラーチェックが 与えられる。好ましい実施例においては、このよ うなエラーチェックが2つの異なった技術を含む。 先ず第1に、CPU50からメモリ制御器75へ 送られるデータ借号はメモリモジュール60に套 き込まれず、CPU40からメモリ制御器70を 経て送られるデータ信号と比較される。メモリ例 匈母 7 5 はこの比較を行うと共に、メモリモジュ ール60へ送られたデータに対してエラーチェッ

御野 7 0 及び 7 5 との間のインターフェイスが係7 図及び第8 図の左側部分に一般的に示されている。 第9 図は、メモリ制御器 7 0 と内部バス 4 6 及びクロスリンク 9 0 とのインターフェイス回路 7 7 0 を示している。メモリ制御器 7 5 にも同じインターフェイス回路が含まれる。

インターフェイス国路770はDMAエンジン775にも接抜され、これは、メモリモジュール60への直接メモリアクセス経路のためのアドレス及びコマンド信号を発生する。好なかけるのであるDMAエンジン775の一般のな動作を詳細に選解することは、本党リン775は、DMAエンジン775は、DMAエンジン775は、ロMAエンジン775は、シタと、転送回数の経過を保持するためのアドレスを有するためのアドレスを有するためのアドレスを有するためのアドレスを有するためのカウンタとは増加されそして転送回数カウンタは増加される。

DMAエンジン775の1つの重要な特徴は、 対応するCPUがDMAエンジン775の動作の クを行う。メモリモジュール 6 0 は、メモリ 刺海 番 7 0 及び 7 5 からのアドレス、制御 佰号及び E C C を比較し、不一致を検出する。第2 のエラーチェック技術は、メモリ制御 番 7 0 及び 7 5 がメモリデータからそれ自身の E C C を発生することを含む。

メモリモジュール60と、一次及びメモリ制

ためのアドレス信号及び制御信号を発生して受信 データを適切な位置に書き込めるようにすること である。従って、 I / O 又は周辺ユニットがエラ ーアドレスを発生することはない。 このようなエ ラーアドレスは、 特にこのアドレスによって I / O データがシステム情報又は他のデータの上に書 き込まれるような場合には有客な影響をもたらす。

バッファ786は、CPU40から内部パス46を経てデータを受け取る。バッファ788は メモリ制御勝70からデータライン710を経て データを受け取る。パッファ790はクロスリン ク90からデータを受け取る。

インターフェイス回路770においては、ドライバ780がその作動時に内部バス46及びC PU40へのデータ経路を与える。ドライバ78 0は、CPUがメモリモジュール60を読み取るか又は I / O を読み取る間に作動される。ドライバ780への入力を与えるマルチプレクサ792は、CPU40がメモリを読み取る場合にはバッファ788からの入力を、或いはCPU40が I ✓ ○ 数 置からデータを読み取る場合にはバッファ
790からの入力を、内部パス40のデータとし
て選択する。

ドライバ782は、メモリ制御番70へのデ ータ経路を与え、CPUがメモリモジュール60 へ巻き込みするかメモリモジュール60ADMA 書き込みするか或いはメモリ再問期(スレープ) 動作をするために作動される。メモリ再開制動作 については以下で詳細に述べる。これらの動作は、 メモリモジュール80及び60′の内容が互いに 等しくセットされるようにするために使用される。 メモリ再同期動作においては、データを受け取っ ているモジュールが「スレーブ」となり、そして データを送信しているモジュールが「マスター」 となる。ドライバ782へ入力を与えるマルチプ レクサ794は、実行されている動作がCPUの メモリ音を込みである場合にはバッファ786か らの入力を、乾いは動作がDMA套き込みである かメモリ再阿期 (スレーブ) 動作である場合には パッファ790からの入力をメモリモジュール6

ドレス及び制御信号のソースとして選択する。

4. クロスリンク

メモリ再同期、 D M A 及び I / O 動作のためのデータはクロスリンク 8 0 及び 8 5 に通される。一般に、クロスリンク 9 0 及び 8 5 は、 C P U モジュール 3 0 ° と、 I / O モジュール 1 0 0 . 1 1 0 . 1 2 0 と、 I / O モジュール 1 0 0 ° . 1 1 0 ° . 1 2 0 ° との 間の通信を行う。クロスリンク 9 0 及び 9 5 は同じものであるから、クロスリンク 9 0 の要素及び動作についてのみ説明する。

クロスリンク80は、第10回及び第11回に各々示された並列レジスタ及び直列レジスタを含んでいる。これら両形式のレジスタは、本発明の好ましい実施例ではプロセッサ間通信に使用される。通常の動作中には、プロセッサ20と20′が問期され、クロスリンク90/95及び80′/95′の並列レジスタによって各々処理システム20と20′との間でデータが並列に交換される。処理システム20及び20′が同期されない

0のためのデータとして選択する。

パッファ784はクロスリンク90へのデータ路を与え、I/〇装置へ書き込みするかメモリのDMA読み取りを行うか又はメモリ再周期(マスター)動作を行うように作動される。パッファ784へ入力を与えるマルチプレクサ786はパッファ788からの入力を、或いは動作がI/〇装置へのCPU書き込みであるか又はメモリ再周間(マスター)動作である場合にはパッファ786からの入力をクロスリンク90のためのデータとして選択する。

マルチプレクサ798及び799は、アドレス及び制御信号を各々メモリ相互接続部80へ供給する。両方のマルチプレクサ798及び799は、DMA又はメモリ再同期(スレーブ)動作を伴わないメモリ動作に対してはパッファ786の出力を、DMA動作に対してはDMAエンジン775の出力を、或いはメモリ再同期(スレーブ)動作に対してはパッファ790の出力を、上記ア

ときには(ブートストラップ中に最も注目すべき ことである)、データが直列レジスタによって交 換される。

第10図に示された並列レジスタは、クロスリンク静断通信レジスタ901、セーブ状態レジスタ903、通信レジスタ906及び状態レジスタ909を解えている。並列レジスタのアドレススペース内にある。この1/〇スペース内にあるかレスとレンスといって、システム10全体にわたってアクセスでき、システム10全体にわたってアクセスでき、アクレスを意味する。「クロスクトレスを意味する。

クロスリンクDCR (診断通信レジスタ) 9 01は、クロスリンク80内に存在し、情報を交換すると共にゾーン11' からゾーン11内の診 断級能を作用させることのできる能力を有している。クロスリンクDCR901は、次のように構成された32ビットレジスタであるのが好ましい。

ピット	意味
3 1	受信フラグ
30:24	[指定済み:全て0]
23:16	受信データ
1 5	送信フラグ
14:8	『指定済み:全て0]
7:0	送信データ

定する。その並列状態レジスタ909は、クロスリンクがスレーブモードにセットされたときには I / O 装置と共にゾーン11に与えられているので、使用することができない。

明らかなように、クロスリンクDCRのアドレスは、読み取り及び書き込みに対しシステム及びゾーンアドレススペースの両方になり口にない。特に、各ゾーンは、それ自身のクロスリンクDCR(ジーンアドレススペース)及び他レススペース)から個々に読み取ることができねばならない。同様に、各ゾーンは、それ自身及びによってのDCRに書き込みできねばならない。

セーブ状態レジスタ903は、処理システム 20を再ブートするための状態情報を含んでいる。 CPU40及び50は、このような情報をシステムアドレススペースにおいてセーブ状態レジスタ 903に書き込む。というのは、同期動作中にデータがレジスタ903に記憶されるからである。 同期動作へと再ブートするためには、同じ状態情 ロスリンクDCRは使用されない、発生される割込みは、スレーブゾーンのCPU及びマスターゾーンのCPU及びマスターゾーンのCPUへ至る。各ゾーンは、データの送信及び受信に対して割込みを使用するかポーリングを使用するかについてそれ自身の選択を行う。

ゾーン11が全てのI/O装置を制御する場合には、次のようなシーケンスを経てゾーン11'に通知する。

- · 1. ゾーン1 1′ のクロスリンクDCRにピット23:16を書き込む。
- 2. 割込みをイネーブルする (ゾーン11′の並列状態レジスタ908)
 - 3、割込みのための符號
 - 4. 送借級の空き割込みは、ゾーン11'が ゾーン11'のクロスリンクDCRを読 み取ったことを報告する。
 - 5. 受信器いっぱい割込みは、ゾーン11' が広答することを報告する。

ソーン11′は、その選列状態レジスタを用いて、それ自身の割込みを以下に述べるように設

報をクロスリンク 9 0 及び 9 5 とクロスリンク 9 0 なび 9 5 ' とに告き込みことが必要である。ブートストラップは非同期な動作であるので、各C P U 4 0 及び 5 0 は、それ自身のクロスリンクしかアクセスしない。従って、状態レジスタ 9 0 3 はゾーンアドレススペースから読み取られる。

通信レジスタ806は、ゾーン間で交換されるべき独特のデータを含んでいる。このようなデータは、通常は、各ゾーンにとって独特のメモリソフトエラーカウントのような非開期であるから、ひじスタ906のデータが独特であるから、昔き込みのための通信レジスタ906のアドレススペース内にある。アドレスがシステムスペースにある場合には、物額が立ちなくなる。

想し乍ら、読み取りのための通信レジスタ9 0.6のアドレスはシステムアドレススペース内に ある。従って、開期動作の間には、両方のゾーン が一方のゾーンから通信レジスタを読み取れると 同時に他方のゾーンから通信レジスタを読み取る ことができる。

状態レジスタ909は、クロスリンク90に対して多数の状態ビットを含んでいる。状態レジスタ909は、好ましくは32ビット長さであり、次のようなビット指定を有している。

ビント	質	<u> </u>
31:14	0	[指定済み]
13	1	割込みイネーブル(ビット10-12)を
		セット
12	1	DCRバッファ空き割込みをイネーブル
1 1	1	·DCR受信刻込みをイネーブル
10	1	クロック位相エラー割込みをイネーブル
9	1	DCRパッファ空きフラグ。DCRが掛き
		込まれるときには0にセットそしてDCR
		が読み取られるときには1にセット。
8	1	DCR受信いっぱいフラグ。全てのDCR
		が告き込まれるときには1にセットそして
		DCRが読み取られるときにはOにセット。
7:6	X	クロック位相エラーピットはクロック位相
		エラーの際にセットされそして直列状態レ
		ジスタを通してリセットされる
5	0.	
4:3	00	通常のバス動作(リードオンリ)
	01	メモリ再同期スレープ
	10	メモリ再同期マスター
	11	二重同期要求
2	0	
1:0	00	クロスリンクオフ (リードオンリ)
	01	クロスリンクオンスレープ

マスター」は、モジュール相互接続部間の周期は とるが、CPU間の周期はとらない。

「クロスリンクオン二重」は、同CPU40及び40,がモジュール相互接続部130及び130人び130,を制御できるようにすると共に、CPU50及び50,が相互接続部132及び132,を制御できるようにする。「クロスリンクオン二重」は、CPUの問題をとると共にIグの相互接続は、の問題をとる。これらCPUを問題ではないのかのよモリレジスタを関がはないが同一であることが必要である。通信はないないののであることが必要である。通信はないないのであることが認めていません。「CPU40の存在ではないである。「CPU40の存在の対してないのである。「CPU40の存在のではないのではないのではないのではないのではないでは、CPU40の存在のでは、CPU40の存在のでは、CPU40の存在のでは、CPU40の存在のでは、CPU4132、を駆動することを意味する。

クロスリンク90が「マスターモード」にあるときには、CPU40及び50が4つ全部のモジュール相互接続部130、132、130′及

10 クロスリンクオンマスター 11 クロスリンクオンニ追

メモリ再同期動作及びクロック位相エラーは、 以下で詳細に説明する。ビット〇及びIによって 識別されるスレーブ、マスター及び二重モードは、 処理システム2〇と2〇」との間のクロスリンク 通信の形式を示している。

「クロスリンクオフ」とは、並列クロスリンクオフ」とは、並列クロスリンクオフ」とは、並列クロスリンクオフ」との間の通信が行えないときの状態を意味する。このモードは、ゾーン間の関類をとらない。「クロスリンクオンスレーブ」とは、或るゾーンがそのモジュールを他のゾーンに相互接続するために使用する状態レーブ」である。
ゾーンAが「クロスリンクオンスレーブ」である。
ローン となる。従って、CPU40 が132と13
ロース び132 とに対して制御機を有する。CPU40 及び132 に対して制御機を有する。CPU40 及び132 に対して制御機を有する。CPU40 及び132 に対して制御機を有する。CPU40 及び132 に対して制御機を有する。CPU40 及び132 に対して制の機能の130 に132 に130 で及び132 でクロスリンクオンスレーブ」及び「クロスリンクオンスレーブ」及び「クロスリンクオンスレーブ」及び「クロスリンクオンスレーブ」との間の通信が行えない。

び132, を制御する。CPU40及び50がクロスリンク90,及び95, の状態をチェックするために、状態レジスタ909, の読み取り及び答き込みアドレスがシステムアドレススペース内にある。

セーブ状態レジスタ 9 0 3 . 通信レジスタ 9 0 6 及び状態レジスタ 9 0 9 は、全て、これらが単一の並列レジスタバス 9 1 0 を経て情報を転送できるようにするインターフェイス回路を含んでいる。並列レジスタバス 9 1 0 は、クロスリンク 9 0 の他部分が並列レジスタと通信できるようにする。

直列レジスタが第11回に示されている。全 ての直列クロスリンクレジスタは、非同期通信に 使用されるので、ソーンの特定のスペース内にあ る。直列クロスリンクレジスタ及び直列クロスリ ンクの目的は、プロセッサ20及び20′がロッ クステップ阿閦状態(即ち位相固定クロック及び 同じメモリ状態)で動作していなくてもこれらプロセッサが通信できるようにすることである。 直列クロスリンクは、6個のレジスタと1つの制御器と925を備えている。これらのレジスタには、制御及び状態レジスタ912、直列クロスリンク応答レジスタ916、直列クロスリンクの数にしてカタ916、直列クロスリンクを10元のカウロスリンク受情レジスタ92では直列クロスリンク受情レジスタ92では変にある。送信ライン921に接続され、受信レジスタの動作を整合する。

制御及び状態レジスタ912は、制御及び状態フラグと並列クロスリンクレジスタに配像されて た全ての情報のコピーとを含んでいる。制御及び、 状態レジスタ912の内容は、次の通りである。

		ル(読み取り/書き込み)
11	1	クロック位相エラー割込みのイネーブル
		(読み取り/香き込み)
10	1	送信完了割込みのイネーブル(読み取り/
		存き込み)
09	1	広答受信割込みのイネーブル(銃み取り)
		掛き込み)
0.8	1	質問受信割込みのイネーブル(銃み取り/
		掛き込み)
07:06	00	無機能
	01	ループバック要求
	10	状態読み取り要求
	11	CPU質問要求の送信
05	1	再両期状態のセット(04:03の作動)
		(杏き込み)
04:03	00	通常のパス動作(読み取り/書き込み)
	01	メモリ再冏期スレーブ
	10	メモリ再同期マスター
	11	二重同期要求
02	1	クロスリンク状態のセット(01:00の
		作動)(客き込み)
01:00	00	クロスリンクオフ(銃み取り/甞き込み)
	01	クロスリンクオンスレープ
	10	クロスリンクオンマスター
	11	クロスリンクオン二重

<u>ビット</u>	逛	意味
31:27	0	指定済み
26	X	ゾーンID(競み取りのみ)
25	X ·	クロック位相検出器エラー(読み取り/苔
		き込み)(巻き込み1はクリア)
24	1	クロスリンクDCRバッファ空き(説み取
		りのみ)DCRの客き込みによりクリア
23	L	クロスリンクDCR受信いっぱい(読み取
		りのみ)DCRの読み取りによってクリア
2 2	1	直列送信器ビジー(いずれかのゾーンによ
		って要求されたアクティピティ)(疏み取
		りのみ)
21:20	0.0	他のゾーンに対する自動応答(読み取りの
		み)
	01	このゾーンからのループバック要求の送信
	10	このゾーンからの状態読み取り要求の送信
•	11	このゾーンからの質問の送信
19	1	送信パッファ空き
18	1	直列広谷オーバーフロー(読み取りのみ)
	_	クロスリンク広答レジスタの読み取りによ
		りリセット
17	1	直列応答いっぱい (読み取りのみ)
- ' .	_	クロスリンク広客レジスタの読み取りによ
		リリセット
16	1	直列費問オーバーフロー(読み取りのみ)
	_	クロスリンク質問レジスタの読み取りによ
		りリセット
15	1	直列要問いっぱい (読み取りのみ)
	•	クロスリンク質問レジスタの読み取りによ
		りリセット
14	1	割込みイネーブルのセット(存き込み)
13	1	クロスリンクDCRパッファ空き割込みの
T 0	-	イネーブル(紋み取り/書き込み)
1 2	1	クロスリンクDCR受情割込みのイネーブ
- £	-	A WAY A A A WWW. WAY WAY WAY A CAN A

レジスタ812及び他の直列レジスタの機能は、直列クスリンクの動作の説明から理解するこれら動作の1つはループバックできよう。これら動作の1つはループバックできなが、このプロセッサを整合せずにループロセッサを整合せずにループロンクのクロスリンクのグーンが他方のプロングを有することを確認することを確認することを確認することを確認することを必要することを確認することを必要することを確認することを必要することを必要することを必要することを必要することを必要することを必要することを必要することを必要することを必要することを必要することを必要を表現しません。

するようにされる。このメッセージを受け取ると、 クロスリンク90、はその直列の制御及び状態レ ジスタ912、の内容をクロスリンク90の直列 応答レジスタ916に送信する。

第3の機能は、汎用のクロスリンクデータ転送であるデータ転送機能である。転送されるできデータ(好ましい実施例では32ピット)を直列クロスリンク要求レジスタ914へ書き込んCPU 質問の内容がクロスリンク90%に送られる。自動応答は発生されないが、CPU 40%にデータは待られる。CPU 40%にスタ918へ送られる。

与えられる政役の機能は、直列割込み及び状態である。好ましい実施例では、直列のクロスリンクは、次の事象に基づいて割込みを発生することができる。

- Iを発生する。制御語925は、ドライバ、バ ッファ、マルチプレクサ及び遅延要素を含んでい る。遅延要素は、周期のために追加される。コン ピュータシステム10は高速動作であると共に密 接な両期が要求されるので、適切な動作及び同期 を維持するためにはケーブルの延びのような固有 の信号遅延がクロスリンクによって補償されねば ならない。何えば、以下で詳細に述べるように、 I/Oからの錠み取り中には、各CPVモジュー ルが別々の処理システム20及び20′のI/O モジュールからデータを受け取る。別々のシステ ムからのデータは別々の経路をたどるので、この ような動作により周期の欠陥が生じる。超越要素 は、両期を保持するために信号超延及び経路の整 を補償する。第12國に示すように、クロスリン ク90の遅延要楽は、マルチプレクサへの入力の 滋政を下げるのに用いられる。但し、これはマル チプレクサへの他の入力が並列クロスリンク通路 25から送られるときである。

制御器925においては、ドライバ933が

直列要求及び送信の完了;

直列応答の完了 (ループパック又は状態応答 に対し);

直列費問受信の完了:

診断通信レジスタのデータ利用:

診断通信レジスタのパッファ空き;及び

ソーン間クロック位相エラー。

割込みは、1つの共通の割込みベクトルで個々に マスクされる。

更に、ここに示す実施例では、 倒御及び状態 レジスタ 9 1 2 の幾つかの状態ピットが直列リン クの状態及びマシンの再同期状態に関連している。 これらのピットは次の通りである。

クロスリンク調期状態:

イネーブルされた割込み;

ペンディングの割込み;及び

受償オーバーフローインジケータ・

クロスリンク 9 0 の制御路 9 2 5 が第 1 2 図 に示されている。制御番 9 2 5 の制御デコーダ 9 3 0 は、以下で詳細に述べる規定に従って信号 A

信号Aによってイネーブルされてデータをメモリ 初御器 7 0 へ送信する。ドライバ 9 3 6 は、信号 Bによってイネーブルされて、並列レジスタバス 9 1 0 を経て並列レジスタヘデータを送信する。 ドライバ 9 3 9 は信号 Cによってイネーブルされ、 モジュールの相互接続 部 1 3 0 ヘデータを送信す る。ドライバ 9 4 2 は信号 Dによってイネーブル されて並列クロスリンク通路 2 5 ヘデータを送信 する。

制御番825のバッファは、外部で発生したデータを受信するのに用いられる。バッファ845はメモリ制御器70からのデータを受け取りそしてバッファ948はバッファ945の出力に現われるそのデータを度列レジスタへ送信する。バッファ951は並列クロスリンク递路25からデータを受け取る。バッファ957は並列レジスタから並列レジスタバス910を経てデータを受け取る。

各マルチプレクサは、特定の行き先に対して 別々のデータソースを選択する。マルチプレクサ 960は信号をによって制御され、バッファ961から並列クロスリンク通路 25を経てデータを受け取ると共に、遅延要素 980及びマルチプレクサ963からデータを受け取る。マルチプレクサ960の出力はドライバ933を経てメモリ制御器70へ送られる。

マルチプレクサ 9 6 3 は信号 P によって制御され、並列レジスタバス 9 1 0 からパッファ 9 5 7 を経て入力を受け取り、直列レジスタから入力を受け取りそしてモジュール相互接続部 1 3 0 からパッファ 8 5 4 を経て入力を受け取る。マルチプレクサ 9 6 3 の出力は、遅延要満 9 8 0 を通過した後にマルチプレクサ 9 6 0 へ入力される。

マルチプレクサ8 8 6 は信号でによって制御され、並列クロスリンク通路 2 5 からパッファ 9 5 1 を経て入力を受け取ると共に、メモリ制御器 7 0 からパッファ 9 4 5 及び遅延整案 9 8 5 を経て入力を受け取る。マルチプレクサ 9 6 6 の出力はドライバ 9 3 6 を経て並列レジスタバス 9 1 0 へ送られる。

統されているか)ミラーレールにあるか(即ち、 ミラーメモリ制御器75に接続されているか)に よって冷まる。

一般に、次のような10個の機能を爽行する ことが必要である。

他のゾーンを読み取る;
他のゾーンを書き込む;
このゾーンの直列レジスタを読み取る;
このゾーンの直列レジスタを書き込む;
並列レジスタのゾーンアドレスを読み取る;
並列レジスタのソーンアドレスを書き込む;
並列レジスタのシステムアドレスを読み取る;
並列レジスタのシステムアドレスを書き込む;
1/○を読み取る;そして

第13A図ないし第13P図は、実行されるべき種々の機能と、クロスリンクの種々のモード及び状態とに対する信号Aないし I の状態を示している。各々の状態及び機能を説明するのではなく、第13A図ないし第13P図をいかに用いる

I/Oを巻き込む。

マルチプレクサ869は信号Hによって制御され、並列クロスリンク通路25のデータをバッファ851によって受け取ると共に、メモリ制御器70のデータをバッファ845及び遅延要薪885によって受け取る。マルチプレクサ868の出力はドライバ839を経て相互接統部130に送られる。

マルチプレクサ970は信号Iによって制御され、並列レジスタからパス 810及びパッファ957を経て入力を受け取り、メモリ制御器70からパッファ945を経て入力を受け取りそしてモジュール相互接続部130からパッファ954を経て入力を受け取る。マルチプレクサ970の出力は、ドライバ942によって並列クロスリンク通路25へ送られる。

信号A-D及び選択コードE-Iの状態は、 実行されるべき動作、クロスリンクモード(即ち、 二重、マスター又はスレーブ)及びクロスリンク の状態(オン/オフ)と、クロスリンクが一次レ ールにあるか(即ち、一次メモリ制御器70に接

. かを理解するために2つについてのみ詳細に説明 . する。

第13A図は、二重モードにあるときのクロ スリンク80に対する(即ち、ソーン11の一次 レールにおける)制御僧号の状態を示している。 I/O読み取り動作においては、制御信号A及び Dが「オン」であり、B及びCが「オフ」である。 信号Aはドライバ933をイネーブルしてデータ がメモリ制御器70へ通過するように確保し、そ して信号Dはドライバ942をイネーブルしてデ ータが並列クロスリンク道路25を経てクロスリ ンク90へ通過するように確保する。メモリ制御 数70及び並列クロスリンク通路.25ヘデータを 送る際に含まれるマルチプレクサは、信号E、F 及び『によって各々制御されるマルチプレクサ9 60.963及び970である。例如信号正は、 マルチプレクサ963の出力に対応する入力1を 遊択するようにセットされる。例御信号下は、マ ルチプレクサ963がモジュール相互接続部13 0 からのデータに対応する入力3を選択するよう

にセットされる。 創御信号 I は、マルチプレクサ 9 7 0 がモジュール相互接続部 1 3 0 を選択する ようにセットされる。

従って、この信号選択状態では、モジュール相互接続部130からのデータがマルチプレクサ963及び960とドライバ933とを経てメスリ 別 御 御 7 0 へ 送られる。これは、 I / O 読み取りトランザクションのためのデータ 経路 である・又、このデータは、マルチプレクサ870及びドライバ942を経て並列クロスリンク30次によるにあるためである。

第13日回は、同じ状態に対する制御信号を示しているが、メモリ制御器90はマスターモードにあり、従って、クロスリンク90°に信号を送信しない。この状態のエノ〇読み取り動作は、モジュール相互接続部130からのデータがメモリ制御器70へ送られるように確保するために同じ信号設定を含む。信号Dが「オフ」であり、Iに対する選択信号がないので、並列クロスリンク

第14回は、処理システム20及び20°において実施される本発明のタイミングシステムのプロック図である。このタイミングシステムは、処理システム20のCPUモジュール30に含まれた発掘システム200°に含まれた発掘システム200°とを備えている。発掘網200°の変

通路25を揺てメモリ初御器90'へ至るデータ 通路はなく、これは、クロスリンク90がマスタ ーモードにあるときの動作として強している。

5. 死信器

両方の処理システム20及び20' が二重モ

素は、発掘器200の要素と同じであり、両方の 発掘システムの動作は同じである。従って、発掘 器200と200。の動作が異なる場合を除いて、 発掘器200の要素及び動作のみについて説明する。

第14回に示すように、発掘システム200の大部分、特にデジタル論理回路は、クロスリンク85の内部に存在するが、その配置は本発明にとって重要ではない。発掘システム200は、電圧制御式のクリスタル発掘子(VCXO)205を備えており、これは、好ましくは86。88MHzの基本的な発掘信号を発生する。VCXO205の周波数は、その入力の電圧レベルによって問題することができる。

クロック分配チップ210は、基本的な発掘 信号を分割し、好ましくは、全て同じ周波数を有する4つの主たるクロックを発生する。主CPU 40については、クロックがPCLK L及びP CLIK Hであり、これらは設理的に互いに逆 のものである。ミラーCPU50については、ク ロック分配チップ210がクロック信号MCLKL及びMCLK Hを発生し、これらも論理的に互いに逆のものである。これらクロック信号のタイミング及び位相関係は、第15回に示されている。好ましくは、クロック信号PCLK L、PCLK H、MCLK L及びMCLK Hの周波数は約33.33MHzである。又、クロックチップ210は、第15回に示すように16.16MHzの位相固定ループ信号CLKC Hも発生する。この位相固定ループ信号にしたC Hも発生する。この位相固定ループ信号にしたC Hも発生する。この位相固定ループ信号にしたC Hも発生する。この位相固定ループ信号にしたC Hも発生する。この位相固定ループ信号にしたC Hも発生する。この位相固定ループ信号にしたC Hも発生する。この位相固定ループ信号はクロック論理

クロック論理パッファ 2 2 0 は、C L K C H 信号を同期とりに用いるために発掘器 2 0 0 ' のクロック論理パッファ 2 2 0' は、それ自身のパッファされた位相固定ループ信号 C L K C ' H を発掘器 2 0 0 の位相検出器 2 3 0 は、クロック論理パッファ 2 2 0 から遅延要素 2 2 5 を経て、パッファされた位相固定ループ

処理システム20がクロック両期の目的で「スレーブ」となった場合には、スイッチ245が「スレーブ」位置(即ち、閉位置)となり、アナログ電圧レベル235は、ループ増幅器240によって増幅された後に、VCXO205の周波数を制御する。両スイッチ245及び245、が「マスター」位置にある場合には、処理システム20及び20、が位相固定されず、非河期で(独立して)動作する。

アナログ電圧レベル235は、位相の過み及び遅れの許容範囲を表わす2つの基準電圧Vref1及びVref2と共に電圧比較器234へ入力される。位相窓が許容範囲内である場合には、PHASRERROR(位相エラー)信号が作用されない。位相差が許容範囲から外れ、電圧比較器234がVref1ないしVref2の電圧範囲から外れる位相差信号235を認知した場合には、位相エラー信号が作用され、クロックデコーダ220を経てクロスリンク95へ送られる。

6. I/Oモジュール

信号CLKC 日を受信する。遅延変素225は、 クロック論理パッファ220°からのケーブルの 延長による遅延を近似する。

位相検出路230は、その入力の位相固定ループ信号を比較し、2つの出力を発生する。その1つは、位相差信号235であり、これはループ増級器240を経てVCXO205の電圧入力に送られる。この位相差により、増級器240は、位相差を補償するようにVCXO205の周波数を変更する信号を発生する。

位相検出級230の他の出力は、あり得べき 両期欠陥を掲示する位相エラー信号236である。

第18回は、位相快出級230の詳細な図である。位相快出場230は、位相比較級230と、アナログ電圧比較級234とを含んでいる。位相比較級232は、延延新子225からのクロック信号(CLKC H)及び発掘器200°からの位相固定ループクロック信号(CLKC' H)を受け取り、これら信号の位相差を扱わすアナログ電圧レベル235を発生する。

第17回は、I / 〇モジュール100の好ま しい実施例を示している。I / 〇モジュール10 〇及び100'は同一のものであるから、モジュール10〇についてのみ説明する。更に、I / 〇 モジュール110及び120(従って、モジュール110'及び120')はモジュール100と 間様であるが、異なったI / ○装置に接続されて いるために全く間じ形像をとることはない。

I/Oモジュール100は、二重レールモジュール相互接続部130及び132によってCPUモジュール30に接続されている。各々のモジュール相互接続部は、各々ファイアウオール100及び1010は、モジュール相互接続部130及び132を経て送付されるデータの一致性をチェックするチェックは、CPUモジュール30及び30'からI/Oモジュール100ヘル30及び30'からI/Oモジュール100ヘル30及び30'からI/Oモジュール100ヘ

母を込まれたデータをファイアウオール 1000 及び 1010に同時に得られるようにする。

第18図は、ファイアウオール1000の要素及び好ましい実施例を示している。ファイアウオール1000は、モジュール相互接続部130への32ピットバスインターフェイス1810と、第17回に示されたバス1020へ接続するための32ピットバスインターフェイス1820とを備えている。これらのインターフェイス1810及び1820は、内部ファイアウオールバス1815によって相互接続され、鎮バスはファイアウオール1000の他の要素にも接続されている。バス1815は、16ピット中又は32ピット中の並列バスであるのが好ましい。

又、ファイアウオール1000は、CPUモジュール30とオペレータコンソールとの間でコンソールリンク1090に接続されたコンソールサポートレジスタ1830も備えているのが好ましい。コンソールリンクは、モジュール相互接続節、クロスリンク及びメモリ制御器のような通常

132からのデータは別のゾーンからのものである。ファイアウオール比較回路1840内のチェック回路がこれらデータ間の不一致を検出した場合には、別込み側御回路1880が作動されて、エラー信号を発生し、これにより、クロスリンク90及び95はCPUモジュール30及び30、に欠陥の検出を逆知する。

CRC発生器1850は、I/O装置によっ

のデータ経路をバイバスし、コンピュータンステム10の他の部分に欠陥が生じた場合にもオペレータはCPUと通信することができる。コンソールサポートレジスタ1830は、一時的な記憶レジスタ1832、受信器1834及び送信器1836の相互接続は、当業者に良く知られた一般的なものである。

て使用されるものと何じCRCコードを発生し、 チェックする。 I / O モジュール 1 0 0 は、 2 つ のBDCを発生するのが好ましい。 その一方は、 CRCでもあって、 モジュール 1 0 0 が接続され たエサーネットパケットネットワークのようなネ ットワークに対するインターフェイスとして用い られる。 その他方は、 第 1 7 図のディスクインターフェイス 1 0 7 2 のようなディスクインターフェイスとして用いられる。

モジュール相互接続部は二重であるから、C PUモジュール30とI/Oモジュール100と の間にはCRCの機能が必要とされない。例えば、 CPUモジュール30においては、クロスリンク 90がモジュール相互接続部130を経てファイ アウオール1000と通信し、そしてクロスリン ク95がモジュール相互接続部132を経てファ イアウオール1010と通信する。

エサーネットネットワーク1082から受け 取ったメッセージは、第17回に示されたネット ワーク初御節1080により有効CRCに対して チェックされる。CRCとで完成するデータは、 第17回に示されたローカルRAM1060に書き込まれる。ローカルRAM1060の全てのデータは、DMAを用いてメモリモジュール60へ 転送される。DMA制御器1890は転送の整合 をとり、転送されているCRCエンコードデータ の有効性をチェックするようにCRC発生器18 50に掲示する。

I/O数配との殆どのデータ転送は、DMAで行われる。データは主メモリとI/Oパッファメモリとの間で移動される。転送されるデータの各論型ブロックは、CRCによってカバーされる。エサーネットの場合には、論理ブロックがメッセージパケットである。メッセージは、DMAにより、主メモリ60からファイアウオール1000を通ってローカルRAM1060へ転送される。ファイアウオール1000のCRC発生器1850は、メッセージに対してCRCを計算する。

DMA制御器1890は、データ転送に対するCRC発生器1850の動作を制御する。 論理

通信媒体と少なくとも同程度の信頼性を有するものであることが好ましい。種々のエノ〇モジュール、例えば、関期プロトコルを取り扱うモジュールは、適当なプロトコルのCRCコードを発生してチェックするCRC発生器を有しているのが好ましい。

ブロックが転送されたときには、DMA制御得1890がCRC発生器1850からの発生されたCRCを試み取り、それを、ローカルRAM1060に記憶されたデータに加える。ネットワーク制御器1080は、ローカルRAM1060からエサーネットネットワーク1082ヘデータを転送すると、CRCをチェックする。CRCコード自体を除く全てのエサーネットパケットは、メモリモジュール60へ転送される。CRCのエラーはCRC発生器1850によって識別され、割込み削御器1880を介して報告される。

ディスクサブシステムとのデータのやり取りは、エサーネットインターフェイスと同様に行われる。CRC発生器1850は、ディスク制御器1072によって使用される特定のCRCコードを発生し又はチェックする。これは、エノ〇モジュール100の場合と同様に単一レールシステムに存在するか又はこれを通して転送されているデータがエラー検出コードによってカバーされるように強保し、これは、データが最終的に通過する

ごとに32ビットデータワードを転送し、DMA 朝御器1890は、転送されるべきワードがどれ ほど残されているかの経過を保持する。又、共有 メモリ制御器1050は、ローカルRAM106 0を制御し、次のDAMアドレスを発生する。

I/○モジュール(100、110、120)は、それら自身のローカルRAM1060に対する読み取り/書き込み動作を制御する役目を果たす。CPUモジュール30は、メモリアレイ60との転送動作を制御する役目を果たす。メモリ制御器70及び75(第9圏に示す)のDMAエンジン775は、CPUモジュール30に対しDMA動作を指示する。このような労力の分別によりいずれかのモジュールのDMA静理の欠陥がソーン11又は11'の値のモジュールにおけるデータ完全性を低下しないようにする。

又、ファイアウオール1000は、I/Oモ ジュール100に対し他の重要な機能も実行する。 ファイアウオール1000のI/O診断制御レジ スタ1860は、クロスリンク診断制御レジスタ 901と同じ構造を有し、CPU40、50、40'及び50'と診断マイクロプロセッサ1100との間で通信を行うことができる。診断マイクロプロセッサ1100のこの間接的な接続により、該マイクロプロセッサがコンピュータシステム10の他のモジュールに影響を及ぼすことが防止される。

トレースRAM1872及びトレースRAM 制御器1870の機能については以下で詳細に述べる。簡単に述べると、欠陥が検出されてCPU 及びCPUモジュール30及び30'に通知されたときには、コンピュータシステム10全体にわたる極々のトレースRAMが以下に述べる機つかの機能を実行するようにされる。トレースRAM との通信は、トレースバス1095を経て行われる。トレースRAM制御器1870は、トレース RAM 1872が記憶を停止するか又はその内容をトレースパス1095にダンプするようにさせる。

好ましくは32ピットの並列パスであるIノ

ク 切 御 器 1 0 7 0 は、ローカル R A M 1 0 6 0 を 使用するか又は I / O モジュールバス 1 0 2 0 と 通信するために共有メモリ制御 器 1 0 5 0 に接続される。

ネットワーク制御番1080は、ネットワークインターフェイス1082により、エサーネットネットワークのような標準ネットワーク制御器1080は、ローカルRAM1060及びI/Oモジュールバス1020の両方に対するインターフェイスとして働く共有メモリ制御器1050にも接続される。然し乍ら、I/Oモジュールバス1020のいずれか1つの特定の組成又は構造にする必要はない。

PCIM(世力及び冷却インターフェイスモジュール)サポート要素1030は、I/Oモジュールバス1020及びASCIIインターフェイス1032に接続される。PCIMサポート要素1030は、処理システム20が健康システム(即ち、バッテリ、レギュレータ、等)の状態を

〇モジュールバス1020は、ファイアウオール 1000及び1010と、「/〇モジュール10 0の他の要素とに接続される。共有メモリ制御器 1050も、「/〇モジュール100の「/〇バ ス1020に接続されている。共有メモリ制御器 1050は、32ビット+パリティを有する共有 メモリバス1065によってローカルメモリ10 60に接続されている。好ましくは、ローカルメ モリ1060は、メモリ容量が128KBのRA Mであるが、RAM1060のサイズは任意であ る。共有メモリ制御器1050及びローカルRA M1080は、「/〇モジュール100に対する メモリ容量を鍛えている。

ディスク制御器 1 0 7 0 は、 第 1 図のディスク1 0 7 5、 1 0 7 5′ のようなディスクに対する 標準的なインターフェイスを与える。ディスク1 0 7 5 は、 S C S I (小型コンピュータ標準インターフェイス) パスの実施のごとき標準パスインターフェイス 1 0 7 2 によってディスク制御器1 0 7 0 に接続されるのが好ましい。又、ディス

監視できるようにすると共に、冷却システムがそれらの適切な動作を確保できるようにする。 P C I M サポート要素1030は、吹る欠陥又は欠陥のおそれの指示。例えば、バッテリ電圧が許なできないほど低下したという指示があったときだけメッセージを受け取るのが好ましい。 又、 P C I M サポート要素1030を用いて全ての位かできる。 P C I M サポート要素1030を用いて全てのできることをできる。 P C I M サポート要素1030及び I / O を グュール100′の何等の要素は、プロセッサ 2 Q 及び 2 0′のサポートシステムが機能不良にする。 C を 資金に耐欠陥コンピュータシステム10が なった場合に耐欠陥コンピュータシステム10が な ジーンを停止できるようにする。

システムサポート及びコンソール要素104 0は、I/Oモジュールバス1020にも接続される。システムサポート及びコンソール要素10 40は、ASCIIインターフェイス1042を 介してオペレータコンソールのインターフェイス を与える。オペレータコンソールは、年のような 或る情報を入力できるだけでなく、診断の目的に も使用することができる。オペレータコンソールは、コンソールリンク1090及び1091を経 そしてファイアウオール1000及び1010の コンソールサポートレジスタ1830を経てCP ひとデータを交換する。

又、診断マイクロプロセッサ1100は、 I
/ 〇モジュールバス1020にも接続されている。
診断マイクロプロセッサ1100の動作について
は以下で詳細に述べる。一般に、マイクロプロセ
ッサ1100は、欠陥が検出されたときにトレー
スRAM1872のようなトレースRAMからの
エラーチェック情報を収集するのに用いられる。
このデータは、トレースバス1095及び1096に集められ、ファイアウオール1000及び1010を各々通り、モジュールバス1020を経
てマイクロプロセッサ1100へ送り込まれる。

C.プロセッサ間及びモジュール間通信

1.データ経路

コンピュータシステム10の要素はそれ自体 で耐欠陥システムを構成しない。正常の動作中に

リ欠陥の発生を他のゾーンに指示する 1 本のラインとを備えているのが好ましい。

耐欠陥コンピュータシステム10は、ほとん どの過波欠陥が生じても二重レールシステムとし て連続的に動作するように設計されている。I/ O サブシステム(モジュール100、110、1 20、100′、110′及び120′)も、過 波欠陥を受けることがあるが、動作を続けること ができる。好ましい実施例においては、ファイア ウオール比較回路1840によってエラーが検出 されると、CPUで指示された動作に対しライン 25を介して開期マシンチェックを行うことが要 求される。CPU30及び30'のソフトウェア は、欠陥の生じた動作を再トライする。 DMAに よって掛示された動作の場合には、同じエラー検 出によってライン25を経て同期初込みが生じ、 СРU40、50、40′及び50′のソフトウ・ ェアがDMA助作を再スタートさせる。

殺つかの過渡エラーは直ちに修復されない。 例えば、CPUモジュール30のエラー信号76

7本の初込みラインは、4つの異なった I / O 割込みレベルを表わす 4本のラインと、 両ゾーンに対するコンソール「ホルト」要求を同期させる 1本のラインと、 両ゾーンに対するマシンチェックを同期させる 1本のラインと、 C P U / メモ

2によって指示される制御エラーは、メモリモジュール60に未知のデータを生じさせる。この状態においては、CPUモジュール30は、もはやフェイルセーフシステムの一部分として確実に提飽できないので、除去される。従って、メモリアレイ60は、CPU30がシステムに再び加わる前にメモリ疾陥ラインは、CPU30に欠陥が生じたことをCPU30、に招示する。

サイクルの状態、パイトマスク、方向及びレディ状態の組み合わせを表わしている 7 本の 制御 ラインは、CPUモジュール(30及び30°)と I / 〇 モジュールとの間にハンドシェイクを 身 える・サイクルの状態は、実行されているが み 取り、 作の形式、 即ち、CPUによる I / 〇 の 放み 取り、 DMA 転送、 DMA 設定又は 割込みベクトル 駅 A M1060に おいて 32ビット ワードの データの 1 パイト (8 ビット) を修正できるように、 1 6 本のデータラインのどれ が 有効なデータを 含んで

いるかを掲示する。「方向」は、DMA効作に対しトランシーパ経路の選択を固定する。DMA転送は所定のソースと行き先との間で生じるので、データ経路を選択するのに関連した時間オーバーヘッドを、データ転送のごとに支払う必要はない。「レディ」メッセージは、要求された動作の完了を指示するためにCPUとI/Oモジュールとの間に送られる。

任意の時間にいずれかの処理システム20又は20′を作動して関準ラインの状態を破み取ることができる。作動したり停止したりすることは処理システム20と20′との間で同期して行われる。

直列クロスリンクは、状態認み取り、ループ バック、データ転送、状態の転送割込みに対し、 直列データ転送を行うために2組の2本のライン を做えている。

交換されるクロック個号は、位相固定クロック信号CLKC H及びCLKC' H (選延)である。

データをCPUSO及びSO, へ続み込むために同様の経路がとられる。 共有メモリ制御福1050からのデータは、ファイアウオール1010を経てクロスリンク85へ送られる。このときには、データがクロスリンク95, へ送られると共に、クロスリンク95内の遅延ユニットに通される。

I /O装置からデータを読み取るときには、

第20A図ないし第20D図は、CPUモジュール30及び30'とI/Oモジュール100 及び100'の要素(これらを介して磁々の作動中にデータが通過する)のブロック図である。これら要素の各々については既に述べた。

一般に、動作中のデータ経路は対象的である。例えば、CPUのI/O読み取りは、互いにミラー像関係にある経路を経てI/Oモジュール10 0 の及びI/Oモジュール100 に対して行われる。このような場合に、回回は全てのデータ経路を示しているが、その1つのみについて辞細に説明する。

第20A図は、CPUのI/〇碗み取り動作用のデータ通路を示している。例えば、ディスク1075′)又はネットワークからのデータは、共有メモリ制御路1050(1050′)を通して転送するためにローカルRAM1080(1080°)に記憶されるものとする。1つの経路については、データがモジュール相互接続部130のファイアウオール1000を経てクロス

1つの読み取り動作しか必要とされない。「ミラー」CPUのI/O競み取り動作は、処理システム20'のI/O装置から共有メモリ例御器1050'を経て受け取ったデータ及びI/O装置100'のローカルRAMから受け取ったデータに対して行われる。

I/Oモジュール100、110及び120は、各々、I/Oモジュール100'、1110'
及び120'と同様であってそれに対応しているが、対応するI/Oモジュールは互いにロックステップ同期状態にない。CPUのI/O記み取りに対してメモリ制御部1050'及びローカルRAM1060'を使用して、データは先ずクロスリンク90'及び95'ならよモリ制御器1050からの経路である。データは、クロスリンク90及び95'からメモリ制御器70'及び75'を経て最終的にCPU40'及び50'へ各々送られる。同時に、データは、各々、クロスリンク90及び95へ送られ、次いで、遅延要者を通ることなく、各

々、CPU10及び50まで送られ続ける。

第20B図は、CPUのI/O書き込み動作 を示している。データは、2つの別々のCPU I/O古き込み動作において、CPU40、50、 40、及び50、を超て共有メモリ制御器105 0及び1050' ヒローカルRAM1060及び 1060'とに転送される。CPU40によって 転送されるデータは、CPUのI/O説み取り中 のデータとは逆方向に同じ経路に沿って送られる。 符に、このようなデータは、メモリバス46、メ モリ制御路70、遅延ユニット985(周期をと れるようにするための)、ファイアウオール10 00及びメモリ制御器1050を経て送られる。 CPU50′からのデータも、CPU I/O旅 み取りの経路を逆方向にたどる。特に、このよう なデータは、内部パス561、メモリ制御器751、 クロスリンク95゜、クロスリンク95、ファイ アウオール1010及び共有メモリ制御器105 ○を経て送られる。上記したように、ファイアウ オール1000及び1010は、1ノ0杏を込み

で、クロスリンク90′及び95′に通される。 クロスリンク95′からのデータは、クロスリン ク95及びファイアウオール1010を通って共 有メモリ制御器1050へ送られる。

CPUのI/O 掛き込み動作と同様に、このデータ磁路と、ファイアウオール1000 、及び1010 、を通る対象的な経路は、ゾーン間エラーチェックを与える。レール間エラーチェックは、メモリモジュール70、75、70 、及び75 、において行われる。

DMA 書き込み動作のためのデータ経路が第210回に示されており、これはCPUの1/O 読み取りの場合と何様である。特に、共有メモリ初御器1050'からのデータは、ファイアウオール1000'、クロスリンク90'(遅延を伴う)及びメモリ朝郷の70'を経てメモリアレイ600'へ送られる。 同時に、このデータは、ファイアウオール1010'、クロスリンク95'(遅延を伴う)及びメモリ制御路75'に通され、このときには、レール間エラーチャック中にメモ

動作中にデータをチェックし、出力の前にエラー をチェックする。

CPU50及び40,からのデータは、処理システム20,の『どの装置への次のCPU 『どの書き込みの版に、対象的な経路を経て共有メモリ制御器1050,へ送信される。CPU50及び40,からのデータは、ゾーン間チェックのためにファイアウオール1000及び1010によって比較される。各ソーンに対するレール間チェックは、メモリ制御器70、75、70,及び75,において既に実行されている。

第21.C 図は、D M A 脱み取り動作のためのデータ経路を示している。メモリアレイ600からのデータは、メモリ制御器70及び75とクロスリンク90及び95とに何時に送り込まれる。クロスリンク95は、そのデータを、ファイアウオール1000及び共有メモリ制御器1050へ送信するまで遅延する。

メモリアレイ800′からのデータは、メモリ制御器70′及び75′に同時に通され、次い

リ制御器70'からのデータと比較される。或いは又、CPUのI/O放み取りの場合と関操に、 DMA書き込み動作のデータは、阿等の動作中に 共有メモリ制御器1050まで送られてもよい。

又、クロスリンク90,からのデータは、クロスリンク90及びメモリ制御優70を経てメモリアレイ600へ過される。クロスリンク95,なびメモリ 御御偈75,に通され、このときには、同時のレール間チェック中にメモリ制御器70,からのデータと比較される。

メモリ再同期動作のためのデータ経路が第2 O E 図に示されている。メモリ再间期動作につい ては第23回に関連して以下で詳細に述べる。メ モリ再同期中のデータ経路を理解するために、メ モリ再同期の一部分であるバルクメモリコピー機 館動作が第21 図に示されている。

第21回に示すように、パルクメモリコピー 動作の第1の段階は、クロスリンクをメモリ再同 脚マスター/スレーブモードにセットして第20

E図に示すデータ経路を形成できるようにするこ とである (ステップ2100) . 第131回ない ・し第13L団は、クロスリンクがスレープモード にあるときに通信が本収的に一方向であることを 示している。従って、クロスリンクがスレーブモ ードにある処理システムのメモリにデータを書き 込むことができるが、このメモリからሸ報を読み 取ることはできない。更に、第13E図ないし第 13日図は、第131図ないし第131図と共に、 クロスリンクがマスターモードにある処理システ ムがそのメモリモジュールに書き込みを行うたび に、クロスリンクがスレーブモードにある処理シ ステムもその问じデータを書き込む。従って、ク ロスリンクがスレープモードにある処理システム は、クロスリンクがマスターモードにある処理シ ステムと共に、そのときまでの情報を記憶するメ モリモジュールを有している。

次いで、第21回のパルクメモリ転送フロー チャートに示されたように、マスター処理システ ムは、そのメモリモジュールを検査し、そのモジ

テップは、全てのマスターメモリの転送が完了する (ステップ 2 1 5 0) まで繰り返される。

全てのマスターメモリの転送が完了すると (ステップ2160)、マスタープロセッサはそ のCPUレジスタの全ての内容を後で再プートス トラップ動作に使用するためにメモリに記憶する (ステップ2160)。CPUレジスタの内容が マスターメモリに記憶されることにより、それら がスレーブメモリにも記憶される。次いで、バル クメモリ転送動作が開始されて、再同期プロセス を開始することができるようにされる。

2. コールドブートストラップ

ュールの全でのメモリページを見つける(ステップ2110)。これら全でのページが既知になると、マスター処理システムのDAMエンジンの行ち行列に入れられる(ステップ2120)。好ましくは、マスター処理システムのDMAエンンは、DMA要求の待ち行列を含み、各要求はは、転送の形式の指示、スタートアドレス、転送される、と要素の数及び行き先の指示を含むのが好ましい。スレーブ処理システムへの全てのDMA転送の行き先は、スレーブ処理システムのメモリモジュールである。

次いで、メモリ再同期動作により、スレーブ 処理システムのDMAエンジンへコマンドを送信 し(ステップ2130)そして次のページのDM A転送を開始して完了する(ステップ2140) という対話プロセスが開始される。スレーブのD MAエンジンへのコマンドは、DMA転送のサイ ズ及びスタートアドレスを指示し、スレーブ処理 システムのメモリモジュールがマスターモジュー ルと同一に構成されるよう確保する。これらのス

メモリ再国期動作を除けば、前記したデータ 経路は、全て、ゾーン11及び11、がロックス テップ国期状態にあるときに生じる。然し乍ら、 耐欠路コンピュータシステム10は、プロセッサ 20及び20、がロックステップ同期状態にない ときの動作も受け入れねばならない。これら状態 の1つは、初期化時の「コールド」ブートストラ ップ動作中に生じる。別の状態は、以下に述べる メモリ再岡脚動作中に生じる。

第22A 図ないし第22 H 図は、C P U モジュール30及び30'をロックステップ同期状態にもっていくブートストラップシーケンスを示すフローチャートである。

一般に、ステップ2228のようなエラー状態においては、他のゾーンに或る刺激に対する不 遊当な応答が与えられる。他のゾーンからの適当 な応答を受け取り損なったことに対する応答は、 そのゾーンによって生じたエラーを記録すること である。この情報は、現場のサービス要員によっ てエラーを分析するのに健用することができる。 更に、他のゾーンからの適当な応答を受け取り損なったことに対する応答は、そのゾーンによって生じたエラーを記録することである。第22A図ないし第22H図においては、ゾーンが一般にゾーンA及びBと称される。とうのは、上記した動作が各々のゾーンに適用されるからである。

コールドブートストラップ動作に入ると(スサップ2200)、クロスリンク通路がオフに切り換えられ、プロセッサが通常の動作に対してセットされる(ステップ2202)。通常の動作とは、の日である状態を指す。 次のではは、のアリンを関係を発し、アートを記るので、で、アーンを表し、で、アーンを持続して、アーンを持続して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを対して、アーンを表しまして、アーンを表して、アーンを表して、アーンを表しまして、アーンを表してのでのでのできまして、アーンを表して、アーンを表して、アーンを表して、アーンを表して、アーンを表して、アーンを表して、アーンを表して、アーと

ソーンAは、先ず、そのオペレーティングシステムをブートする。ブートプロセスの一部分には、システム10に存在する全てのI/O装置を制御するのに必要なテーブル記述及びルーチンをロードすることが含まれる。然し乍ら、ゾーンAのこれらI/O装置のみが初期化され、アプリケーションプログラムに利用できるようにされる。

ブートマスターは、ブートシンプレックスチートマスターは、ブートシンプレックステップ 2 2 2 2 2)、これは、グーン A がソーン B からのメッセージの受債を待機する。ゾーン A は、グーン B がどって B がで B が E は、ブーン B が E は、ブーン B に は、ブーン B に は、ブーン B に は、ブーン B に は、ブーン B の 応答を 4 機 する (ステップ 2 2 3 0) で ステップ 2 2 3 0 が び ブーン B の 応答を 4 機 する (ステップ 2 2 3 0) で ステップ 2 2 3 0 が グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で ステップ 2 2 3 0 が グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で ステップ 2 2 3 0 が グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で ステップ 2 2 3 0 が グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で で 5 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答を 4 機 する (ステップ 2 2 3 0) で 5 4 は グーン B の 応答 5 4 は グーン B の グーン B の 応答 5 4 は グーン B の 応答 5 4 は グーン B の で 5 4 は

れば、両方のシステムは、ゾーンBがブートストラップ動作のためのブートマスタとなると考えているかどうか判断する(ステップ2212)。 もしそうであれば、ゾーンBは非ブート状態にセットされ、ブートマスターとならない(ステップ2214)。

ステップ2210の判断の結果としてソーン A がブートマスターとならない場合には、両ソーンがソーンB がブートマスターであるかどうか判 断する (ステップ2216) . ソーンB がブート マスターでない場合には、ソーンA がブートマス ターとしてセットされる (ステップ2218) .

ステップ2210-2218が行われてブートマスターが決定された後に、各ソーンはブートマスターであるかどうかそれ自身に尋ねる(ステップ2220)。ブートマスターとなったゾーンは、第22B図のステップ2222へ進む。他のゾーンは、第22F図のステップ2284へ進む。第22A図ないし第22H図のフローチャートの税明上、ソーンAがブートマスターであるとする。

3 2) . ゾーンBがI / Oを供給しない場合には (即ち、ゾーンBがそのI / O 装置の制御を保持 する場合には)、別のエラー状態に入り(ステップ2 2 3 6)、ブートストラップ手順が終了され

ゾーンBがI / Oを供給する場合には、ゾーンAがゾーンBのクロスリンク状態を読み取る (ステップ2238)。 ゾーンBのクロスリンク状態がゾーンBがクロスリンクスレーブであることを指示しない場合には (ステップ2240)、エラー状態に入り (ステップ2242) そしてブートストラップ手順が再び終了される。

ゾーンBのクロスリンク状態がはゾーンがクロスリンクスレーブモードにあることを指示する場合には(ステップ2240)、ゾーンAがそれ自身のクロスリンク状態を「マスター」にセットする(ステップ2244)。ゾーンBのI/O致置が初期化され、アプリケーションプログラムに対して利用できるようにされる。ゾーンAはゾーンBからの要求を符機する(ステップ2246)。

ゾーン A が再同期要求を受け取らない場合には (ステップ 2 2 4 8)、エラー状態に入り(ステップ 2 2 5 0) そしてブートストラップ手順が完 了される。

ソーン A がゾーン B から再同期要求を受け取る場合には(ステップ 2 2 4 8)、 ゾーン A がソーン B に「イエス」の応答を与え(ステップ 2 2 5 2) そしてゾーン B からの応答を待機する(ステップ 2 2 5 4)。 ゾーン A は、ゾーン B が再同期の準備ができるまで持機する(ステップ 2 2 5 8)。

ソーンBが再関期メモリに対して構成されている場合には、そのクロスリンク状態が「クロスリンク状態が「クロスリンクオンスレーブ」及び「再開期スレーブ」となる。再間期スレーブモードは、ゾーンBのCP ひをそれらのメモリ制御器は、それに関連したクロスリンクから全ての掲示を受け取る。これは、ゾーンBのメモリをゾーンAで制御するようにする。ゾーンBが再問期の準備ができ

全て、ソフトウェア及びハードウェアの実行を制 御するCPUモジュールのレジスタ常駐情報であ る。この情報は、CPUの汎用レジスタ、アドレ ス変数テーブル、プロセス状態ワード、スタック ポインタ、プログラムカウンタ、割込み状態、精 成レジスタ及びインターパルタイマを含むが、こ れに限定されるものではない。これらの値は、メ モリアレイ60にセーブされる。メモリ再同期が まだ有効であるから、値はメモリアレイ80′に もセーブされる。セーブされた値のメモリアドレ スは、クロスリンクのセーブ状態レジスタに驚き 込まれる。従って、ゾーンAの全ての処理は保留 され、キャッシュメモリがフラッシュされる。ア プリケーション処理を再スタートするのに必要な 全ての情報はメモリアレイ60及び60′に常駐 する.

次いで、ゾーンAは、デュープレックス関期 要求をセットし(ステップ2274) そしてゾー ンBのクロスリンク状態を読み取る(ステップ2 276)。ゾーンBの状態が該ゾーンがデュープ た場合には、ゾーンAがゾーンBのクロスリンクの状態を再び放み取り(ステップ2258)そしてゾーンBの状態が該ゾーンが再同期スレーブモードにあることを指示するかどうか判断する(ステップ2260)。もしそうでなければ、別のエラー状態に入り(ステップ2262)そしてブートストラップ手順が終了される。

ソーンBのクロスリンク状態が該ソーンが再 剛期スレーブモードにあることを指示する場合に は(ステップ2260)、ソーンAがそれ自身の 状態を再用期マスターモードにセットし(ステッ プ2264)そしてメモリ転送の待ち行列を形成 する(ステップ2266)。これは、第21回に ついて述べるパルクメモリ転送である。

次いで、ゾーンAは、DMAがメモリ再同期 に対して完了するまで待機し(ステップ 2 2 6 8)。 そのシステム状態をメモリから読み取り (ステップ 2 2 7 0) そして再同期の後にゾーンがスター トするメモリ位置である再スタートベクトルをセ ーブする (ステップ 2 2 7 2)。システム状態は、

レックス関閉モードにないことを指示する場合には、エラー状態に入り(ステップ2280)そしてブートストラップ手順が終了する。ゾーンBがデュープレックス関閲モードにある場合には、ゾーンAがデュープレックス関閲要求をセットし、 第22日図のステップ2308で始まる関期動作 に入る。

ゾーンAの動作と問時に、ゾーンBはブートストラップのための別の組のステップを実行する。ブートストラップ技術においてゾーンBがスレープであると決定された後に、該ゾーンはゾーンAと接続する要求を発し(ステップ2284)そして応答を特徴する(ステップ2286)。 ゾーンAの応答がゾーンBに接続できないという応答である場合には、ゾーンBがコンソール状態に入る。

取る状態のもとでは、1つのゾーンのみと動作することが所望される。1つのゾーンはブートできるが、他方のゾーンは拡張診断を実行する。 従って、ゾーンAはゾーンBをブートしないように命令され、ゾーンBが接続の要求を出したとき には、許可が与えられない。次いで、ゾーンBは、 コンソールオペレータからの命令をコンソール状 態で待機する。

ソーンAがソーンBの接続要求に対して「イエス」の応答を出した場合には、ソーンBがその I / O を手放し (ステップ 2 2 9 0)、 そのクロスリンク状態を「スレーブ」モードにセットしそして再同期動作を要求する (ステップ 2 2 9 4)。 次いで、ソーンBはソーンAからの応答を待機する (ステップ 2 2 9 6)。

ソーンBの再岡期要求に対するゾーンAの応答が「イエス」でない場合には(ステップ2298)、ゾーンBがコンソール状態2300に入り、ブートストラップ動作が終了される。ゾーンAがソーンBの再同期要求に対して「イエス」の応答を出した場合には(ステップ2298)、ソーンBが「再同期レディ」メッセージをゾーンAに送り(ステップ2302)そしてそのクロスリンク状態を「スレーブ」モードにセットする(ステップ2304)。次いで、ゾーンBは、同期動作

る。ブートマスターであるゾーンについては、ブートストラップルーチンが終了される(ステップ 2316)。他のゾーンについては、コンソール 状態に入り(ステップ2318)、次いで、ブートストラップルーチンが終了される。

3. メモリ再問期助作

メモリ再同期動作は、コールドブートストラップ手順の間と、以下に述べるように、ゾーンが同期を失うようにさせる過渡エラーが検出された後とに使用される。一方のゾーンは、好ましくは、他方のソーンの動作を停止させることなく再同間しなければならない。このような再同期にとって会に存止することなくメモリアレイ600及び600′を互いに等しくセットする技術である。これは、メモリ再同期によって行われる。

メモリ再同期のフローチャートが第23回に 示されている。メモリ再同期のための一連のシーケンスの多くは、ブートストラップ動作に用いら れたものと同様である。これらのシーケンスは、 入るまでソーンAからの再同梱を待機する。

ブートストラップルーチンがまだ終了されないか又はコンソール状態に入らない場合には、 両ソーンがゾーンAのクロスリンク状態を読み取る (ステップ 2 3 1 0) 。 両方のクロスリンク状態が等しい場合には (ステップ 2 3 1 2) 、 ブートストラップ手順が終了される。

クロスリンク A 及びクロスリンク B の状態が がしくない 場合には、クロスリンクがオフにされ (ステップ 2 3 1 4) そして 両方の プロセッサが ブートマスターとなるかどうか 質問が不一致である ことは、2 つのゾーンの 同期がうまくとれなったことを意味する・ブートマスターゾーン (ゾーン B) の 存成テーブルから 数 歴を 放っていまし、そして 処理を 続行する・プーン B は、コンソール状態に おいて、コンツールオペレータが 更に別の 命令を与えるのを 待機す

簡単にいえば「ルーチン」と称され、第22図の ブートストラップ動作のフローチャートに示され た一連のシーケンスに相関される。

・ メモリがコピーされるゾーンは「マスター」 であり、マスターメモリのコピーを受け取るゾー ンは『スレープ』と弥する。マスターはクロスリ ンクマスターでもあり、スレーブはクロスリンク スレーブでもある。メモリ再周期の初期化時に、 マスターのクロスリンクは「クロスリンクオン (マスター)」モードである。マスターが他のソ 一ンから再何期要求を受け取ると (ステップ23 20)、マスターは「イエス」で応答し(ステッ プ2322) そしてスレーブからの応答を待機す る(ステップ2324)。マスターは応答を受け 取ると、メモリ再闻!!(マスター)ルーチンに入 り(ステップ2328)、これは、第22B図及 び招220回に示されたステップ2256ないし 2282より成る。次いで、変更されたブートス トラップルーチンである自動ウオーム再スタート 手頭が開始される。この手類については以下で述

そのメモリが同期されることを要求している
ソーンで、スレーブとなるようなソーンが再同期
を所望しているときには(ステップ2330)、
「再同期要求」をマスターへ送り(ステップ23
32)そして応答を特徴する(ステップ2334)。
マスターからの応答を受け取ると、メモリ再阐期
(スレーブ)ルーチンを開始する。これは、第2
2 G 図に示すブートストラップルーチンのステップ2298ないし2306で額成される。このルーチンが完了すると、スレーブは自動ウオーム再スタート手順を開始し(ステップ2338)、次いで、耐ソーンはソーン再阿期手順に入る。

ゾーン再同期ルーチンは、第22H図に示す ブートストラップルーチンのステップ2308ー 2318より成る、唯一の相違は、第22H図に 示されたステップ2316において、ゾーンがブ ートマスターであるかどうかではなくてクロスリ ンクマスターであるかどうかをそれ由体に尋ねる。

4. <u>ウオーム再スタート動作</u>

び全ての保留されたジョブが再スタートされる。

D. 欠陥検出、分離及び修理

1. FV-ZRAM

欠陥検出のための種々の方法は、CPUモジュール30及び30、とファイアウオール100 の及び1010との説明において既に述べた。これらの方法は、メモリ制御器から受け取ったアジュール60及び60、によってチェックをメモリデータのエラーをは、グラーととなる。又、これらの方法は及び対することを含む。又、これらの方法はびガラクであることを対し、びがフロックをメモリ制御器の対70ヶ方を及び70ヶ/アウオール1000及び101 のは、1/0番を入中にゾーンからの外陥検出機にあるられる。

処理システム20及び20°の欠陥停止機能 と矛盾しないように、処理システムの欠陥検出は、 ウオーム所スタート手類が第24回に示されている。この手類に入ると、最初に尋ねる質問は、 クロスリンクの状態が何であるかである。それが 通常動作、マスター将同間動作又はスレーブ再同 切動作である場合には、ウオーム再同期動作が終 了される。

クロスリンク状態が「デュープレックス同間」である場合には、CPUが一時的に停止され(ステップ2420)、次いで、コンソールコードに入って(ステップ2430)、ブートストラップ
動作を完了する。スレーブ状態レジスタが分析される。スレーブ状態レジスタが合には、第22回に示すようにコールドブートストラップを行う必要がある(ステップ2450)。されなくば、CPUレジスタは所定のメモリ位配からロードされ、これらはスレーブ状態レジスタの値+4であるのが好ましい(ステップ2460)。次いで、スレーブ状態レジスタによって指示された位置へ分岐がなされる(ステップ2470)。この後名の動作によりオペレーティングンステム

第25回は、コンピュータシステム10におけるトレースRAMの好ましい位置を示す CPU モジュール30及びI/Oモジュール100のブロック図である。他の位置を使用することもできる。処理システム20においては、トレースRAMが全てのデータ経路に配置されるのが好ましい。

00及び2505は、各々、メモリ例復帰70及び75に配置される。トレースRAM2510、2518はクロスリンク90の全でのインターフェイスに配置され、そしてトレースRAM2520、2525及び2528はクロスリンク95の全でのインターフェイスに配置される。トレースRAM1872及び1877は各々ファイアウオール1000及び1010に配置される。相補的な祖のトレースRAMは、処理システム20'に配置される。

トレースRAMの選択及び配配はほど任意であるが、好ましくは、エラーのソースを正確に散別してエラー源を設別できるようにするためには各データ経路が少なくとも1つのトレースRAMを含んでいなければならない。

トレースRAM2800の一例が第26図に示されている。トレースRAM2600は、関連 バス経路のN個の最新のサイクルに転送されたデ ータを記憶する円形パッファとして紹成されるの が好ましい。トレースRAM2600はパッファ

クションのコピーをそのメモリに保持する。例えば、第25回において、トレースRAM2518 は、モジュール相互接続部130におけるN個の 最新のトランザクションのコピーを保持する。

2. 四久エラー

第27回は、エラー又は欠陥が検出されたときにその発生源を分離するのに使用される手順を示すフローチャートである。エラーは、「内突」な状態を繰り返さない「間欠的」なものであるか、このような状態を繰り返すものである。或る要素によって欠陥が検出されると、エラー信号がそれに関連したクロスリンク(即ち、ファイアウオール1000及びメモリ制御路70のクロスリンク90)に送られる。クロスリンクはCPUに割り込むか又はCPUがトラップ状態に入るようにさせる。

一般に、エラー信号は、ファイアウオール又はメモリ初御器からのものである場合には1つのサイクルでクロスリンクへ送られそしてメモリアレイからのものである場合には2つのサイクルで

レジスタ2605を確えており、その入力はそれに関連したデータ経路からデータを受け取るように接続されている。パッファ2000へのロード入力はアンドゲート2615の出力である。アンドゲート2615の入力は、データ経路からのクロック付号と、欠陥が検出されたときに発生されたFREEZE TRACE RAM信号である。パッファ2605のアドレス入力は、アンドゲート2615からカウント借号を受け取るリサイクルカウンタ2610に接続されている。

トレースRAM2600のサイズNは、最も 遠いメッセージ転送に必要なパスサイクルの全数 と、エラー又は欠陥が生じたときにトレースRA Mに制御信号を送信するに必要とされるサイクル の全数との和によって決定される。この制御信号 は、トレースRAMがそのデータを凍結してそれ 以上のメッセージの記憶を停止するためのコマン ドであるのが好ましい。

次いで、トレースRAMの各々は、それに関 返したデータ経路におけるN銀の最新のトランザ

クロスリンクに送られる。 次いで、 クロスリンク の遅延変素は、 両ゾーンの C P U がエラー又は 欠陥について 同時に 通知されるように (即ち、割込み又はトラップによって) 確保する。

同時に、PREEZE TRACE RAM 信号は、エラーを検出した要素からコンピュータシステム10全体にわたって伝播する(ステップ 2700)。このFREBZE TRACE RAM 信号は、一般に、そのゾーンのクロスリサイクルをの残さし、他のゾーンのクロスリンクと、エラーが見つかったゾーンのファイアウオール及び受力が見つかった対応ブーンのファイアウオールをびびまるのに別のサイクルをひびよるのに別のクロックサイクルをひびとし、他の選挙するのに別のクロックサイクルを必要とする。

CPUは、マシンチェックルーチンに入り (ステップ2702) そしてCPUが既にマシン チェックルーチンにある間にエラーが校出された かどうかを判断することにより (ステップ270 5) トラップ又は初込みを処理する。エラーが校出された場合には、そのエラーが内実なエラーであるとされ、システムは、第28A図ないし第28C図に示す内実な欠陥を分離する手順を開始する。

CPUがマシンチェック手順にない場合には、 校出されたエラーが耐欠的であるとされる。次い で、CPUは入力フラグをセットし(ステップ 2 710)、そのエラーを分離する手順を開始する。 この入力フラグは、割込みが生じたときにCPU がマシンチェック手順にあるかどうかを判断する ためにステップ 2 7 0 5 においてテストされるフ ラグである。

次いで、全てのトレースRAMデータがトレースRAMバスを介してその処理システムに関連したファイアウオールに読み込まれる(ステップ2720)。次いで、診断マイクロプロセッサは、全てのトレースRAMデータをロードし(ステップ2730)、CPU40、50、40,及び50,に転送する(ステップ2735)。

広するデータ経路におけるトレースRAMデータが等しいことを意味する場合には、他のデータ経路の存在が決定される(ステップ2754)。他のデータ経路が保持される場合には、別の経路がとられ(ステップ2756)、次の比較が行われる(ステップ2750以降)。

他の経路がない場合には、CPUは、チェックされたトレースRAM対が第1のものであるかどうか判断する(ステップ2758)。もしそうであれば、例えば、CPU読み取りの額にファイアウオール1000及び1010において最初にデータが受け取られたときにエラーが生じているはずである。この点では単一のデータレールがことがであり、従って、エラー検出番は「カルプリット(罪人)」であるとするので、アップと記録は「カルフラグがクリアされ(ステップ2760)。 及いで、入力はマシンチェックルーチンの終了を指示すると共に別込みをクリアし、そしてマシンチェックルフ

エラー検出ルーチンの最初の段階においては、 CPUモジュール30及び30'の各レールから のトレースRAMデータが比較される(ステップ 2750)。別々のレールにおけるトレースRA M間にエラーがなくて(ステップ2752)、対

ンが終了となる(ステップ2764)。

ステップ2754及び2758において他の 経路が保持されないが現在のトレースRAM対が チェックされた投初の対ではないことが判断され た場合には、エラーがその経路において手前のレ ペルで生じたものと判断される。というのは、こ れは、トレースRAMがデータの変更を発生時に 記録した場合であると共にエラーが最初に生じた 場合だからである(ステップ2766)。 次いで、 ステップ2762及び2764において、各々、 入力フラグがクリアされ、そしてマシンチェック ルーチンが終了

想し乍ら、ステップ2752においてエラーが指示された場合には、そのエラーがオペレーションソースであるかどうかについて次の判断がなされる(ステップ2770)。「オペレーションソース」とは、特定の経路に対するデータ経路の関始を短く表現したものである。もしそうでなければ、経路はオペレーションソースに向かって投退され(ステップ2775)、レール間で別の比

3. 内尖欠陷

欠陥が内実欠陥であると判断されると(第27回が限)、第28A回ないし第28C回のフローチャートに示すようにこのような内実欠陥を取の第1の はずる手順が開始される。内実欠陥処理の第1のステップは、耐欠陥コンピュータシステム10を その2つの別々のソーン11及び11′に分割することである(ステップ2800)。これは、 って行われる。 次いで、各ソーンの診断マイクロアロセッサがそれらソーンに対するトレースRAM データを読み取り(ステップ2805)そしてそ

ーを示す。分析中にハードウェア欠陥が検出された場合には、そのゾーンが除去され (ステップ 2820)、報告の試みがなされ (ステップ 2825) そして手順はコンソールへと続く。

ステップ2840において、クロスリンクに

のデータをデュアルレールアクセスによってソーンのCPUに送る(ステップ2810)。このプロセス中にエラーが検出された場合には(ステップ2815)。エラー処理中にハードウェア欠陥が生じなり、そのゾーンがコンピュータンステム10から除去される(ステップ2820)。欠陥でする試みがなされる(ステップ2825)が、ハードウェア欠陥であるためにこれは不可能であり、この手順はコンソールへと続く。これにより、コンソールオペレータは詳細な診断テストを開始して、内実欠陥を深架することができる。

トレースRAMデータのデュアルレールアクセス中にエラーが検出されない場合には、そのトレースデータが分析される(ステップ2830)。この分析に用いる手順は、過渡エラー分析のステップ2740-2780に類似している。然し、ゾーンが分割されていて一方のゾーンでしかエラーが検出されないので、手順に相違が生じる。このような場合の手順は、分析を行っているゾーンではエラーを示さず、クロスリンクにおいてエラ

欠陥があると決定された場合には、欠陥が次にはクロスリンク通路 2 5 にあるか又は他のゾー会の 2 8 8 8 図に示すように、そのゾーンは、その場合の 2 8 8 8 図に示すように、そのグーンが 4 で 2 8 6 8)。他のゾーンが 6 のが 6 で 7 2 8 6 8)。他のゾーンが 6 のが 7 2 8 6 8)。他のゾーンが 6 のが 7 2 8 7 0)。次 6 で 7 2 8 7 0)。次 6 で 7 2 8 7 0)。次 7 2 8 7 5)。次 7 3 6 7 3 6

他のゾーンが応答する場合には、更に別のエラー分析が行われて、他のゾーンが欠陥状態にあるかどうか又はクロスリンクが欠陥状態にあるかどうかの判断がなされる(ステップ2877)。

ステップ2877の分析によって他のソーン が欠陥状態にあると分かった場合には、該他のソ ーンに欠陥が生じたと報告され(ステップ287 9)、エラー状態がクリアされ (ステップ2875)そして内突欠陥分析手順が完了する。

一方、ステップ2877の分析結果がクロスリンクが欠陥状態にあるというものであった場合には、直列クロスリンクを介して欠陥のあるクロスリンクを設別する試みがなされる(ステップ2881)。これは、第28A図のステップ2835と同様の手順によって行われる。欠陥のあるグロスリンクが識別されると、欠陥のあるゾーンが除去されそして欠陥が観告される(ステップ2883)。次いで、エラー状態がクリアされ(ステップ2875)そして内実欠陥の分析手順が完了する

ステップ 2 8 3 5 において、トレースRAM データが分析されそして他のゾーンに欠陥がある と判断された場合には、第 2 8 C 図の手順をたどる。この手順において、ゾーンは直列クロスリンクを経てトレースRAMの分析結果を交換し(ステップ 2 8 8 5) そして他のゾーンが応答しているかどうか判断される(ステップ 2 8 8 7)。他

ひモジュール (即ち、CPび/メモリ/メモリ制 御器の組み合わせ);クロスリンク;クロスリン ク通路25;モジュール相互接続節;又はI/O モジュール内においてエラー又は欠陥が採索され たとすることができる。一般に、間欠欠陥が検出 された協合には、耐欠陥コンピュータシステム 1 OのCPUが個欠欠陥の位置を指示し、増分カウ ンタが欠陥要素に対する間欠エラーの数を指示す る。要素に対するカウントが所定数を越えない限 りそれ以上の動作は生じない。カウントが所定数 を越えて、間欠欠陥の生じる頻度が許容するには 高過ぎることを指示する場合、又は検出された久 陥が内実欠陥である場合には、モジュール又は要 流に欠陥があり、それらを作動不能にして、その 災索を含むモジュールを交換できるまで耐欠陥コ ンピュータシステム10が効果的に動作を続けら れるようにしなければならない。

CPUモジュールが欠陥であると分かった場合には、そのモジュールのクロスリンクを「デュープレックス」モードから「スレーブ」モードに

のゾーンが応答しない場合には、そのゾーンが欠陥として報告され(ステップ2889)、エラー 状態がクリアされ(ステップ2891)そして内 実欠陥の分析ルーチンが完了する。

広答が受信された場合には(ステップ2887)、第28B図のステップ2835のエラー分析に類似したエラー分析が実行される(ステップ2893)。エラー分析は2つの結論のうちの1つに到達する。その結論が他のゾーンが欠陥状態にあるというものである場合には、そのゾーンが欠陥状態にあるというものである場合には、クロスリンクを発性にあるというものであると報告される(ステップ2895)。ステップ2889又は2895の報告の後に、エラー状態がクリアされ(ステップ2891)そして分析手順が終了する。

4. 修理

第27回及び第28A回ないし第28C回に 示された欠陥及び内爽欠陥分離手順の結果、CP

切り換えることによってそのモジュールを動作不能にしなければならない。「スレーブ」モードにおいては、モジュールをそのクロスリンク診断例

切レジスタによって他のゾーンのCPUモジュールと通信するしかない。動作不能にされたCPU
モジュールはコンソールモジュールに世帰される。

クロスリンクが欠陥であると分かった場合には、欠陥状態にあるクロスリンクの部分に基づいて3つの動作のうちの1つをとることができる。 メモリ財御器に接続されたクロスリンクの部分は、 実際には、それに関連したCPUモジュールから 区別することができない。その部分に欠陥がある 場合には、CPUモジュールを動作不能にしたの と同じ手類を行わねばならない。

モジュール相互接続部に接続されたクロスリンクの部分は、実質上、モジュール相互接続部と 区別することができない。この状態においてクロスリンクを動作不能にするプロセスは、モジュー ル相互接続部を動作不能にする手順と同じである。

クロスリンクの一部分は、クロスリンク遊路

と突質上区別できないクロスリンク通路 2 5 に接続される。この場合、又は欠陥がクロスリンク通路にある場合には、クロスリンクをオフに切り換えると共に、欠陥のあるクロスリンクを含むと考えられる C P U モジュールを動作不能にすることにより、ゾーンが分割される。然し乍ら、欠陥の危生源を決定できない場合には、C P U モジュール3 0 及び3 0'の所定の1 つが先ず動作不能にされる。エラーが持続する場合には、他のC P U モジュールが再ブートされ、予め選択されたモジュールが動作不能にされる。

同じ手順を使用して、欠陥のある I / O モジュールや、モジュール相互接続部や、モジュールインターフェイスに欠陥の生じたクロスリンクが動作不能にされる。3つ全ての状態において、欠陥は I / O モジュールを伴うトランザクション中に生じ、従って、I / O モジュールが動作不能にされる。これは、全ての C P U 4 0、50、40,及び50,のオペレーティングシステムにその I / O モジュールの参照記号を除去するように通知

ガえ方の精神又は範囲から逸説せずに上記細部と は異なったものが考えられる。

4. 図面の簡単な説明

第1回は、本売明による耐欠陥コンピュータ システムのブロック回、

第2回は、第1回の耐欠陥コンピュータシステムを含む物理的なハードウェアを示す図、

第3図は、第1図の耐欠陥コンピュータシステムに示されたCPUモジュールのブロック図、

第4回は、第1回に示されたコンピュータシステムの相互接続されたCPUモジュール及び I ノ〇モジュールのブロック図、

第5回は、第1回に示された耐欠陥コンピュータシステムのメモリモジュールを示すプロック
図、

第6回は、第5回に示されたメモリモジュールの災済を示す詳期回、

第7回は、第3回に示されたCPUモジュールの一次メモリ制御器を示すブロック図、

第8回は、第3回のCPUモジュールに含ま

することによって行われる。

クロスリンク又はモジュール相互接続部の欠陥を表わす欠陥が生じた場合には、それらのモジュールを含むゾーンを動作不能にすることができる。これに対する好ましい解決策は、欠陥が生じたときに通信状態にある I / O モジュール相互接続部及びクロスリンクの当該部分も、接続された全での I / O モジュールが動作不能にされたときに実際上動作不能にされる。 I / O モジュールをもたない C P U モジュールは、大部分の目的に対し実際上動作不能にされる。

精論

以上、好ましい実施例について示した本発明は、前記した本発明の目的を達成する。本ி明の数額及び方法について程々の修正及び変更がなされることが当業者に明らかであろう。従って、本発明は、その広い観点において、前記した特定の細部、代表的な方法及び装置、並びに解説のための例に限定されない。従って、本発明の一般的な

れたミラーメモリ制御器のブロック図、

第9回は、第7回及び第8回に示されたメモリ新御器のインターフェイス回路を示す図、

第10回は、第3回に示されたCPUモジュ ールのクロスリンクの並列レジスタを示す図、

第11回は、第3回に示されたCPUモジュ ールのクロスリンクの直列レジスタを示す図、

第12回は、第3回に示されたCPUモジュールのクロスリンクの制御器の要素を示すブロック図。

第13A回ないし第13P回は、第12回に 示された制御器に対する信号の状態を示す数、

第14回は、第1回の耐欠級コンピュータシステムのためのタイミングシステムのためのグロック図、

第15回は、第14回のタイミングシステム によって発生されたクロック信号のタイミング回、

第18回は、第14回に示されたタイミング システムの位相校出録を辞細に示す図、

第17回は、第1回のコンピュータシステム

の1/0モジュールを示すプロック図、

第18回は、第17回に示されたI/Oモジュールのファイアウオール要素を詳細に示す図、

第19回は、第1回のコンピュータシステム に対するクロスリンク通路の製薬を詳細に示す図、

第20A図ないし第20E図は、第1図のコンピュータシステムのデータ流れ線図、

第21回は、第1回のコンピュータシステム

によるパルクメモリ転送のための前項流れ報図、

第 2 2 A 図ない し 第 2 2 H 図は、 第 1 図のコ ンピュータシステムのブートストラップ動作のた

めの論理流れ線図、 第23回は、第1回のコンピュータシステム

-第24回は、第1図のコンピュータシステム

のメモリ再同期動作のための論理流れ線図、

1 図のコンピュータシステムのブロック図、

のウオーム再スタート手類のための論理流れ線図、

郊25団は、トレースRAMの配置を含む郊

第26回は、トレースRAMのブロック図、

第27回は、第1回のコンピュータシステム

について間欠欠陥を分離するための論理流れ採園、 そして

第28A図ないし第28C図は、第1図のコンピュータシステムにおいて内実欠陥を分離するための論理流れ核図である。

团中:

10・・・耐欠陥コンピュータシステム

12、12'・・・キャビネット

13・・・パッテリ

14・・・世カレギュレータ

16・・・冷却ファン 17・・・交流入力

20、20'・・・処理システム

30.30' · · · CPUモジュール

40.50 · · · CPU

43、53・・・キャッシュバス

41、54・・・システムサポート及びキャッシ

二刻何恐

60・・・メモリモジュール

プロ、フラ・・・一次メモリ制御器

100、110、120・・・1/0モジュール

130、132・・・モジュール相互接続部

600・・・メモリアレイ

610 · · · 創御論理回路

612・・・一次制御信号デマルチプレクサ

614・・・ミラー制御信号デマルチプレクサ 、

618・・・一次制御信号ドライバ

618・・・システムタイミング制御倡号発生器

620・・・構成エラー論理回路

625・・・エラー処理論理回路

6 2 6 · · · E E P R O M

630 - · · 比較論理回路

632・・・行及び列アドレスメモリドライバ

634・・・アドレス比較器


636 · · · 制御信号比較器


638···ECC信号比較器


640・・・データ及びECCトランシーバ


6 4 2 · · · E C C 発生器


図面の浄音(内容に変更なし)























第 /3A.図 元プレックスモードの一次レールソーン ロ



第 *138.* 図 元-プレックスモードのミラーレールソーン II



第 /3C. 図




第 /30.図

デューブレックスモードの ミラーレールゾーン 11

弾のプーンの銃み取り											
他のソーンの含さ込み											
このゾーンの値列レジスタの1弦み取り このソーンの色列レジスタの含き込み											
	- !	!	-	- i'						a Wi	
	並列レジスタのソーンアドレスの武み双り 並列レジスタのソーンアドレスの書き込み										
	並列レジスタのシステムアドレスの統み取り										
	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・										
	1/0の統み及り										収り
	i	I	Ĺ		į	į	į	i	i	1/00	の書き込み
	X	¥	X	¥	*	*	X	¥	. *	¥	
初即信号		<u> </u>	1	<u> </u>		! !	<u> </u>	1	!	<u> </u>	
٨	ON	OFF	ON	OFF	ON	OFF	ON	OFF	ON	OFF	;
				•		E .	OFF	1			:
	i i		:	•		:	ı	:	ŀ	ŧ .	į
C	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	ON	; !
0 .	OFF	ON	OFF	OFF	OFF	OFF	ON	OFF	ON	OFF	t ;
E	2		1				1		1		! !
F			ι		2		2		3		
G						1		1			
អ										1	
1		ı					2		3		
1	1 1	1			•	1	i 1	1		1	ı


第 /3E. 図

マスターモードの 一次レールゾーン 11




第 /3F. 図

マスターモードのミラーレール ゾーン 11



第 /3G. 図

マスターモードの 一次レールゾーン ゴ




第 /3H. 図

マスターモードの ミラーレールゾーン 11

	20 0:	プーンの	ゾーン	かるをデ	連列	OE 列し レジスタ	ノウスタ	の事をアドレスのソー	スの 統 ンアドレ のシス: ・ジスタ	スの書 公アド のシス の銃る	き込み レスの 鉄み取り テムアドレスの 書き込み ・取り の 書き込 み
制御信号											
A		OFF									
8		OFF									
C	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	ON	
D	OFF	ON	OFF	OFF	OFF	OFF	OFF	off	OFF	OFF	
E	2		1 '		1		1	i 1 ;	1		
F			1		2		2		3		
G						3		i			
H										1	
1		j							!		


第 /31. 図

スレープモードの 一次レールゾーン 11




第 /31. 図

スレープモードの ミラー ゾーン 11




第 /3K. 図

スレープモードの 一次レールゾーン!!




第 /34. 図

スレープモードのミラーレールゾーンコド




第 13M. 図

Cリンク オフの 一次レールゾーン 11




第 /3//. 図

Cリンクオフ の ミラー レール ゾーン 11




第 130. 図


Cリングオフの 一次レール ゾーン 11





第 /3尺 図


Cリンクオフのミラーレールゾーン 11

































第 21. 図


パルクメモリ転送








































第 288. 図







手 続 加 正 杏(方式)

特許庁長官 吉 田 文 取 政

1.事件の表示 昭和63年特許關第222174号

二重ゾーンの耐欠陥コンピュータ システム 2. 発明の名称

3.補正をする者

事件との関係

ディジタル イクイブメント コーポレーション

4.代 理 人

東京部千代田区丸の内3丁目3番1号 電話(代)211-8741

氏 名 (5995) 弁理士 中

5. 糖正命令の日付 昭和63年11月29日

6. 順正の対象 瀬吉の特許出願人の四 代理権を証明する書面 全 図 面

7. 補正の内容 別紙のとおり